fpga电平约束有什么作用_Xilinx 7系列FPGA架构之SelectIO结构（一）

引言：从本文开始我们介绍Xilinx 7系列FPGA的SelectIO资源结构及使用，我们在进行FPGA外设硬件及软件设计时，如ADC、PHY、DDR3等，通常会涉及到该资源。本节我们介绍以下知识点：

• SelectIO资源概述及结构
• SelectIO管脚通用设计指导

1.I/O概述

7系列FPGA I/O bank分为高性能(HP)banks和宽范围(HR)banks。HP I/O banks可以实现高性能存储器接口或者芯片间高速接口，支持电压最大1.8V，HR I/O banks支持更宽范围的I/O电平标准，最大支持3.3V。这两种I/O banks支持的I/O特性如图1所示。

图1、HR和HP I/O banks支持的特性

注意：

• 并不是所有的I/O标准和电流驱动强度在HP和HR I/O banks都支持。
• 尽管LVDS一般认为是2.5V I/O标准，但是在HR和HP I/O banks中都支持。

2.SelectIO资源介绍

所有的7系列FPGA具有可配置的SelectIO驱动器和接收器，支持宽范围的可变标准接口，支持可编程输出电流，边沿