ADI推出AD9528 JESD204B时钟和SYSREF发生器

最新推荐文章于 2024-08-26 12:19:17 发布
最新推荐文章于 2024-08-26 12:19:17 发布
阅读量1.7k 收藏 4
点赞数
原文链接：https://my.oschina.net/u/2963604/blog/3004823
版权
ADI的AD9528是一款JESD204B时钟和SYSREF发生器，适用于LTE基站、防务电子和高速数据采集等应用。它提供低功耗、低抖动时钟分配，支持多种SYSREF选项，包括内部和外部源同步，以及连续和N次脉冲生成。该器件具备12路低噪声输出和两路高速输出，可实现精确的时序控制。
摘要由CSDN通过智能技术生成
最低0.47元/天 解锁文章
weixin_33816611
关注
ADI推出AD9528 JESD204B时脉和SYSREF产生器
10-19
美商亚德诺公司（Analog Devices, Inc.;ADI）推出AD9528 JESD204B时脉和SYSREF产生器，专为支援LTE和多载波GSM基地台设计、军用电子系统、RF测试仪器，与其他新兴宽频 RF GSPS 资料撷取讯号链的时脉要求。     使用JESD204B标准于高速转换器到数位处理器介面，在许多先进的应用上变得越来越普遍，因为资料速率已经被推升到每秒数十亿位元（Gb/s）的范围内，况且多通道的同步和资料延迟时间管理变成系统必备。JESD204B 介面的开发就是为了高资料率的系统设计需求，而AD9528时脉元件包含许多功能，可以支援并增强这个非凡的介面标准。    
AD9528芯片介绍及配置详解
热门推荐
weixin_42905573的博客
08-24 1万+
AD9528是ADI(亚德诺半导体技术有限公司,Analog Devices, Inc. 简称ADI )出品的一款双级PLL，集成JESD204B SYSREF发生器，可用于多器件同步。...
JESD204B协议同步机制
最新发布
weixin_41230430的博客
08-26 917
综上所述，JESD204B协议的同步机制是一个复杂而精确的过程，它依赖于全局参考时钟、SYSREF信号、帧同步序列、控制字符以及一系列同步步骤，以确保所有设备在同一时间点上操作，从而实现高精度同步。控制字符：JESD204B使用8B/10B编码，并内置了多个控制字符（如/K/、/F/、/A/、/R/和/Q/），这些控制字符用于执行各种通路对齐和同步功能。例如，/K/控制字符用于代码组同步流程，/A/和/F/控制字符分别用于多帧和帧对齐。这依赖于精确的时钟管理和SYSREF信号的使用。
用microblaze搭配sdk配置AD9528芯片
qq_40941590的博客
05-18 2048
AD9528是ADI(亚德诺半导体技术有限公司, Analog Devices, Inc. 简称ADI )出品的一款双级PLL，集成JESD204B SYSREF发生器，可用于多器件同步。 一级锁相环(PLL1)：通过减少系统时钟的抖动，从而实现输入基准电压调理； 二级锁相环(PLL2)：提供高频时钟，可实现来自时钟输出驱动器的较低积分抖动以及较低宽带噪声； 外部VCXO晶振(晶振频率范围：0~400MHz)：提供PLL2所需的低噪声基准电压，以满足苛刻的相位噪声和抖动要求，实现可以接受的性能； 片
spi配置AD9528
weixin_63989952的博客
02-23 719
修改添加Clock In（VCXO）、RefA/RefB、SysRef参考时钟，以及修改PLL1和PLL2的分频系数，得到需要的输出时钟频率。本文为个人理解，用于记录学习经验，有任何错误可以指出讨论。8-23bit : A0~A14为地址位，R/W是读写控制位。0-7bit : D0~D7为寄存数据；寄存器配置可以通过ADI公司的。该字节长度最小为24bit。
【FPGA开发】关于如何使用FPGA配置AD9528
Gatsby2023的博客
10-27 1904
具体我们在项目中使用了，五路时钟，我们的配置要求如下所示：官网中有相应的可以下载的上位机软件，可以进行相应的配置，配置之后就可以知道相应的需要配置的寄存器参数是什么。这个是咨询厂家之后的基本配置方法，具体的配置原理，要详细的阅读datasheet，具体的就是OUT1 OUT2两个时钟需要使用从PLL2 divider中产生的时钟。
axi_jesd204b.rar_Jesd204B ADI_jesd vivado adc_jesd204b_带axi接口的ad
07-15
4. "axi_clkgen_v1_00_a"：这是一个AXI时钟发生器模块，用于生成ADC和JESD204B接口所需的精确时钟信号。 5. "axi_jesd204b_rx2_v1_00_a"：这可能是JESD204B接收端的AXI接口IP，用于接收来自ADC的高速串行数据并将其...
9528
qq_34931105的博客
07-10 349
看看能不能看见啊
AD9528学习笔记
Eng_ingLi的博客
11-24 1104
AD9528时钟芯片学习笔记
AD9258配置程序,ad9528配置步骤,Verilog
09-10
实现AD9258芯片的配置功能，AD9258是一款ADC芯片
ad9528_setup()函数详解
weixin_42905573的博客
05-10 1771
完成AD9528参数配置后， 运行 ad9528_setup(..) 函数开始AD9528的配置。 ad9528_setup(..) 根据初始化配置中的参数，计算对应寄存器的值，并通过 SPI 将各个寄存器的值写入到AD9528芯片中，完成对AD9528芯片的配置。
JESD204B参数说明与计算
ktd007的专栏
05-18 1199
【3】JESD204B一般使用8b/10b的信道编码，因此每条JESD通道传输的实际速率是3932.16 / 8 * 10 = 4915.2Mbps。【2】采用2条JESD通道进行传输，每通道需要传输7864.32Mbps / 2 = 3932.16Mbps。【2】因为采用I/Q采样，每个T/R通道包含2组ADC/DAC，因此。【3】一般JESD的每一个子帧只传输一个采样点的数据，因此。【5】一般JESD的多帧包含32个子帧，因此。【1】因为使用2条JESD通道，【4】一个子帧中包含的数据字节数。
JESD204B的SYSREF频率设置
babyjane_x的博客
08-20 3897
SYSREF在脉冲模式下对频率没有特定要求。在周期性模式下，频率必须与LMFC之间呈整数倍关系。其中，F表示一帧数据中的字节数，K表示一个多帧数据中帧的个数，R表示LMFC与SYSREF的频率倍数关系。
ad9371 ad9528评估板手册，软件，代码等
chenniangu7653的博客
07-24 2270
https://www.analog.com/en/design-center/evaluation-hardware-and-software/evaluation-boards-kits/EVAL-AD9528.html#eb-overview https://github.com...
AD9528相关的资源及网上SCH/PCB
chenniangu7653的博客
08-03 1087
https://wiki.analog.com/resources/tools-software/linux-drivers/iio-pll/ad9528 （AD9528 Low Jitter Clock Generator Linux Driver ad9528.c ad9528.h ad...
JESD204B SUBCLASS1确定性延时参数的计算
yinyeyy的专栏
01-26 4236
目录 1. 时序参数 1.1 ADC 1.2 FPGA 2. 延时计算 2.1 计算延时所需的LMFC周期数 前几天又重新复习了以下通过JESD204B SUBCLASS1实现确定性延时的过程。以前对部分参数的计算过程不甚理解，这次算是搞清楚了。 学习JESD204B的时候阅读的是“Serial Interface for Data Converters” JESD204B的JULY 2011版本。该文档毕竟是一个标准文件，实现过程写的比较粗略，而且是指导性的，在实际工程实现过程中作用有限。当
JESD204B 多器件同步
weixin_48956120的博客
09-03 3179
ADC/DAC同步，JESD204B时钟设计，SYSREF时钟频率选择，SYNC
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值