JESD204B SUBCLASS1确定性延时参数的计算

目录

1. 时序参数

1.1 ADC

1.2 FPGA

2. 延时计算

2.1 计算延时所需的LMFC周期数

2.2 根据N值计算实际延时

2.3 延时参数优化

---

前几天又重新复习了以下通过JESD204B SUBCLASS1实现确定性延时的过程。以前对部分参数的计算过程不甚理解，这次算是搞清楚了。

学习JESD204B的时候阅读的是“Serial Interface for Data Converters” JESD204B的JULY 2011版本。该文档毕竟是一个标准文件，实现过程写的比较粗略，而且是指导性的，在实际工程实现过程中作用有限。当时关于确定性延时这部分就一直留有疑惑，比如不同设备间的LMFC不同步如何处理。我目前已经多次成功应用了JESD204B，但都使用的是SUBCLASS0。由于用的是Xilinx的FPGA，所以重点阅读了pg066：JESD204 v6.2，LogiCORE IP Product Guide。pg066有章节详细介绍了subclass1的实现过程，其参数计算过程也能帮助我更好的理解JESD204标准中关于该部分的描述。

以下以ADC与FPGA的接口为例，步骤和计算过程均取自pg066，解释部分是我添加的。

1. 时序参数

实现确定性延时首先要计算ADC与FPGA之间的端对端延时，第一步则要明确关键的时序参数。

1.1 ADC

ADC侧关键时序参数有：

（1）从SYSREF到LMFC的延时，记为TTXLMFC，该延时为确定的。

（2）从模拟信号输入到LMFC的延时，记为TTXIN，该延时为确定的。

（3）从LMFC到数据从串行链路输出的延时，记为TTXOUT。该延时可以是变化的，其不确定性可以通过FPGA端的处理来补偿。

1.2 FPGA

FPGA侧关键时序参数有：

（1ÿ