《数字逻辑设计与计算机组成》一2.6 电路时序图

2.6　电路时序图

在讨论电路时序图之前，我们首先从非门电路时序图开始。每一个逻辑门都有一定的延时。这个延时是由于逻辑门输出从0到1或者反过来一个或多个输入变化需要时间。图2-18展示了非门0.1ns延迟的时序。如图2-18a所示，当输入x从0变为1时，输出z在0.1ns中从1变为0。类似地，当x从1变为0时，在0.1ns中从0变为1。在图2-18a中，信号的转换显示成立即发生。然而，在实际中，信号转换并非立即发生。

信号上升时间是输出电压从逻辑0的对应值上升到逻辑1的对应值所需的时间。类似的，信号下降时间是输出电压从逻辑1的对应值下降到逻辑0的对应值所需的时间。逻辑门的上升时间和下降时间可能不一样。图2-18b展示了更实际的非门时序电路图，包括其上升时间和下降时间。如图所示，上升和下降的中点通常用于现实信号的立即转换。
对于+ 5.0伏特电压的电源，所有在0～0.8V之间的输入值都被视为逻辑0，所有在2.0～5.0V之间的输入值都被视为逻辑1。一个输入电压大于0.8V且小于2.0V之间的值都被视为未定义的。对于逻辑1输出，电压范围是2.4～5.0V之间，对于逻辑0，对应输出电压范围是0～0.4V之间。更低的电压源（例如，1.8V或者1.2V）通常用于电池供电的系统中。
最小布尔表达式定义了不需要考虑逻辑门和线路延迟的电路输入和输出之间的逻辑关系。一个电路时序图是每个逻辑门的输出在电路中由于逻辑门和电路延迟而发生实际变化的说明图。当电路输入发生变化时&#