pll制作分频器_应用于PLL的可编程分频器divider

最新推荐文章于 2024-05-15 00:00:00 发布
最新推荐文章于 2024-05-15 00:00:00 发布
阅读量832 收藏
点赞数
文章标签： pll制作分频器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_35565522/article/details/112951841
版权

大家好，设计一个PLL，其中需要一个可编程的分频器，2bit的，选择信号为00，01，10，11时，分频数分别为4，10，20，40。

那么这个分频器一般是怎么设计的呢?能不能用verilog代码写一个，然后综合成电路图，抄过来，但是综合后有的模块没有门级电路图。

或者有没有其他办法?

不需要频率综合里面的什么双模多模之类的这么复杂吧。

分频数分别为4，10，20，40的话可以自己搭建组合逻辑的阿

4＝2×2

10＝2×5

20＝2×2×5

40＝2×2×2×5

做一个选通组合逻辑

根据楼上的分析，关键是需要一个5分频器

看看这个电路

good

学习了

没有完全理解，能解释下图中的 4/5 3/4 2/3 分别都是什么样信号吗?谢谢。

你好，谢谢回复！

这个可编程分频器的最高输入要达到600MHz，可以用普通逻辑电路实现吗?还是得用到什么预分频之类的特殊电路呢?

要用高速逻辑分频的，200MHz以上

用TSPC，动态d flip flop

领教了

看你是什么工艺，130LG可能需要TSPC在2G以上，如果是90G，65LL，跑个3G分频不需要TSPC的。

是多模分频器，你说的是几个选通信号，为“0”是/2，/4，/4操作，为“1”是/3，/3，/5操作。

谢谢，可我画出来的波形图怎么不是简单的几分之一啊?

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。

萝卜没有特
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
PLL频率综合器中整数和小数分频器设计与实现.zip_PLL divider_分频器_小数分频
07-15
提出了PLL中小数分频器实现的方法和建议，值得参考
Quartus PLL分频
spx1164376416的博客
10-22 8194
在Quartus中实现PLL分频，输入FPGA引脚上的25MHz的时钟，配置PLL使其输出四路分别为12.5Mhz，25Mhz，50Mhz和100MHz的时钟信号。 选择菜单Tools–>Mega Wizard Plug-In Manager选项 点击next 点击i/o中的ALT[LL,右上角的器件选择根据自己选择，保存路径建议先在整个工程文件夹中建立ip_core—>pll文件夹，这里路劲直接手写输入。点击next。 根据器件的速度等级选择8，输入到该PLL的时钟频率选择25MHz。
PLL-分频器
最新发布
努力学习的IC小白
05-15 783
分频器的性能一般用四个参数来规定:(1)分频比，(2)最大允许输入频率fmax，(3)功耗，(4)最小允许输入电压摆幅(也叫“灵敏度”)。虽然分频器的相位噪声也很重要，但在大多数情况下它可以忽略不计。把一般分频器的输入灵敏度画成输入频率的函数。我们期望更高的频率需要更大的输入波动。其中灵敏度Vp是输入频率的函数。该图上的每个点代表一个fmax对应于某一输入摆幅。当f > f1时，无论摆幅有多大，电路都会失效。当输入为零时，一些分频环可以作为振荡器，表现出如右图的行为。
PLL基础知识介绍
沱江一苇的技术博客
02-25 1万+
PLL基础知识介绍
【学习笔记/PLL】锁相环PLL线性模型理论分析
m0_57592021的博客
06-18 1万+
本文参考了拉扎维、Sam palermo等学者的教材、文章，简略的总结了PLL线性模型下的噪声传递函数，欢迎各位同学批评指正。
pll锁相环（可以根据系统时钟进行倍频、分频、相位偏移等等，而普通的计数器只能分频）
qq_43811597的博客
10-19 4222
1.PLL是一种反馈控制电路，其特点是利用外部输入的参考信号控制环路内部震荡信号的频率和相位。 2.Quartus II软件提供了锁相环PLL的IP核，对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移（就相当于时钟的上升沿和下降沿可以移动，换位置等）和可编程占空比（一般是50%）的功能。 3. PLL IP核的使用 在ip catalog中搜索altpll，然后双击第一个 然后点击...在文件夹中新建ipcore文件夹 然后命名为pll_clk ...
学习笔记——基于PLL分频计数的LED闪烁实例
quanqueen的博客
03-07 1990
一、PLL概述 PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 时钟就是 FPGA 运行的心脏，它的每次跳动必须精准而毫无偏差（当然现实世界中不存 在所谓的毫无偏差，但是我们希望它的偏差越小越好）。一个 FPGA 工程中，不同的外设通常工作在不同的时钟频率下，所以一个时钟肯定满足不了需求；此外，有时候可能两个不同
PLL.zip_PLL_PLL modelsim_PLL 仿真_pll VHDL_pll vhdl
09-19
2. **分频器 (Divider)**：对VCO输出的频率进行分频，以得到与参考信号可比较的频率。 3. **相位比较器 (Phase Comparator)**：比较参考信号和分频后的VCO信号的相位差，生成误差信号。 4. **低通滤波器 (Low-Pass ...
pll.zip_PLL_pll matlab_打包_锁相环_锁相环pll
09-22
锁相环主要由四个部分组成：鉴相器（Phase Detector）、低通滤波器（Low-Pass Filter）、压控振荡器（Voltage-Controlled Oscillator，VCO）以及分频器（Divider）。当输入信号和本地振荡信号的相位一致时，锁相环...
pll.zip_PLL_PPL PLL_pllppl_vhdl pll_锁相环
09-20
4. **分频器（Divider）**：对VCO的输出进行分频，以适应不同的系统时钟需求。 `pll.v` 文件很可能是PLL设计的具体VHDL代码实现。在VHDL代码中，这些组件会被定义为实体和结构体，通过接口连接并配置各自的参数，如...
pll.zip_PSIM pll_pll psim_pll.psim_psim_psim c
09-19
2. **分频器 (Divider)**：将VCO的输出频率分频，使其与参考信号频率可比较。 3. **相位比较器 (Phase Comparator)**：比较参考信号与分频后信号的相位差，输出误差电压。 4. **低通滤波器 (LPF)**：平滑误差电压，...
pll制作分频器_二分频分频点简单计算,二分频器制作电路图
weixin_29828857的博客
01-28 3297
分频点分频点是分频器分配给每个扬声器单元所承担的频响范围的标记，是根据扬声器单元的音频表现能力(单元振膜有效直径决定的边界频率)而定的；例如高频单元和中频单元的分频点通常是3000Hz~4000Hz，中频单元和低频单元的分频点通常是400Hz左右，重低音单元的分频点通常在150Hz甚至更低。低音喇叭曲线高频开始走下坡时，高音喇叭开始走上坡时，两条线的频率交叉点，就是分频点。分频点要怎么看1是高低音...
FPGA中实现PLL分频
weixin_44441263的博客
08-21 1273
可以通过创建原理图的方式来实现，具体流程可以参考我的另一篇文章（调用滤波器）。 产生的原理图为： 测试代码如下： `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2021/08/13 10:30:44 // Design Name: // Module
【模拟集成电路】分频器（DIV_TSPC）设计
qq_45689790的博客
02-25 1万+
本文主要内容是对分频器（DIV_TSPC）设计模块设计设计进行阐述，基于TSPC动态触发器结构，更好的适应高频应用，内容包括工作原理、电路结构、仿真结果各部分内容。
8位数控分频器的设计_移位寄存器应用举例 || 可编程分频器 || 串行加法器 || 串行累加器 || 数电...
weixin_36076701的博客
12-31 1465
移位寄存器应用举例 || 可编程分频器 || 串行加法器 || 串行累加器 || 数电前面介绍了移位寄存器，这一节介绍移位寄存器的几个应用例子。1 可编程分频器如下图，当3-8译码器的地址输入A2A1A0给定为011时，输出Z的频率与时钟CLK的频率之间，有某个分频关系，下面来分析一下这个分频关系。初始状态Q7Q6Q5Q4Q3Q2Q1Q0=00000000，此时Z=0,Z'=1，即SASB=11，...
Verilog基础之十二、分频器实现
zyp626的博客
07-01 1937
分频器即将高频率的信号转化为更低频率的信号，常用的分频可使用锁相环PLL来实现，也可自己编写RTL代码来实现。根据分频的系数N(假设信号频率为M，分频系数为N，则分频后的信号频率为M/N)分为奇数分频和偶数分频，奇数分频根据占空比可分为50%占空比和非50%占空比。
FPGA学习日记——verilog实现分频器
weixin_39072831的博客
11-06 6705
基于Verilog实现奇数和偶数倍的分频器，附有完整代码和仿真结果
锁相环（PLL)，倍频器、分频器原理
热门推荐
weixin_44859524的博客
08-29 1万+
废话不多说，直接开干 锁相环原理 由一个基准频率振荡器（晶体振荡器），相位频率比较器，VCO（电压控制振荡器），回路滤波器组成。晶振产生频率为fr的时钟，与VCO产生的fo的时钟同时传入相位频率比较器中进行比较，产生比较结果以脉冲波的形式传入回路滤波器，回路滤波器通过低频将脉冲波转变为直流低压VR，传入VCO对fo进行控制，形成反馈控制电路。 当fr>fo时产生PD为正脉冲，VR变大，当fr<fo时，PD产生负脉冲波，VR减小，形成对fo的闭环控制，最终目的，是fo==fr。 倍频器 PLL
PLL _PFD、电荷泵、LPF、VCO、分频器verilogA建模
05-23
以下是PLL的各个模块的Verilog-A建模实例： 1. _PFD（相位频率检测器）： ```verilog `include "disciplines.vams" module pfd(vin_p, vin_n, vref_p, vref_n, ipfd, vco, kpd); // 定义参数 parameter real kpd = 1.0; parameter real kvco = 1.0; // 定义端口 inout vin_p, vin_n, vref_p, vref_n; output ipfd; inout vco; // 定义内部变量 real vpd, vref, error; real ipfd_int, vco_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算差分输入电压 vpd = vin_p - vin_n; vref = vref_p - vref_n; // 计算误差信号 error = vpd * vref; // 计算 PFD 输出电流 ipfd_int += error * kpd * dt; ipfd = ipfd_int; // 计算 VCO 输入电压 vco_int += ipfd * kvco * dt; vco = vco_int; end endmodule ``` 2. 电荷泵： ```verilog `include "disciplines.vams" module charge_pump(ipfd, iup, idn, kcp); // 定义参数 parameter real kcp = 1.0; // 定义端口 input ipfd; output iup, idn; // 定义内部变量 real ipfd_int, iup_int, idn_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算 PFD 输入电流 ipfd_int += ipfd * dt; // 根据 PFD 输入电流计算输出电流 if (ipfd_int > 0) begin iup_int += kcp * ipfd_int * dt; idn_int = 0; end else begin iup_int = 0; idn_int -= kcp * ipfd_int * dt; end // 输出电流 iup = iup_int; idn = idn_int; end endmodule ``` 3. LPF（低通滤波器）： ```verilog `include "disciplines.vams" module lpf(vin, vout, r, c); // 定义参数 parameter real r = 1.0; parameter real c = 1.0; // 定义端口 input vin; output vout; // 定义内部变量 real vout_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算输出电压 vout_int += (vin - vout_int) / (r * c * dt); vout = vout_int; end endmodule ``` 4. VCO（电压控制振荡器）： ```verilog `include "disciplines.vams" module vco(vctrl, vout, f0, kvc); // 定义参数 parameter real f0 = 1.0; parameter real kvc = 1.0; // 定义端口 input vctrl; output vout; // 定义内部变量 real phase, vout_int; // 定义正常的 Verilog-A 表达式 analog begin // 计算相位 phase += 2 * $pi * f0 * (vctrl - vout) * kvc * dt; // 计算输出电压 vout_int = sin(phase); vout = vout_int; end endmodule ``` 5. 分频器： ```verilog `include "disciplines.vams" module divider(vin, vout, n); // 定义参数 parameter integer n = 1; // 定义端口 input vin; output vout; // 定义内部变量 integer count; // 定义正常的 Verilog-A 表达式 analog begin // 计算输出电压 if (count == n-1) begin vout = vin; count = 0; end else begin vout = 0; count++; end end endmodule ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值