作者: OpenSLee 来源:
1 xilinx fir ip简介
1)符合AXI4-Stream的接口
2)高性能有限脉冲响应(FIR),多相抽取器,多相内插器,半带,半带抽取器和半带内插器,希尔伯特变换和内插滤波器实现
3)最多支持256组系数,处理一组以上时,每组2至2048个系数。
4)输入数据高达49位精度
5)滤波器系数高达49位精度
6)支持多达1024个交错数据通道
7)支持高级交错数据通道序列
8)通过共享控制逻辑支持多个并行数据通道
9)插值和抽取因子通常最多为64,单通道滤波器的最大为1024
10)支持大于时钟频率的采样频率
11)在线系数重装能力
12)用户可选的输出舍入
13)高效的多列结构,适用于所有过滤器的实现和优化
Fir公式
常规抽头延迟线FIR滤波器表示
2 设计验证思路
混频器设计参考《基于FPGA数字混频器的设计》。
如上图所示,混频模块内部包含两个dds模块,一个产生2khz sine波,一个产生3khz sine波,然后相乘得到1khz+6khz的混频,然后使用xilinx FIR IP设计一个低通滤波器滤掉6khz,最后只剩1khz。
3 matlab fdatool设计低通滤波器
1)打开fdatool