数字IC低功耗后端设计实现之power gating和isolation技术

考虑低功耗设计需求，下图中间那个功能模块是需要做power domain的，即这个模块需要插MTCMOS。需要开启时，外面的VDD会和这个模块的LOCAL VDD形成通路，否则就是断开即power off状态。

这些低功耗设计实现经验，你真的懂了吗？

像咱们社区TSMC 12nm ananke_core A55项目的via pillar powerplan结构就很容易出现LOCAL VDD无法形成一个整体的power mesh，即verifyConnectivity时会出现大量的VDD_LOCAL open情况。

为了确保power off模块的输出状态不会出现X态，我们需要在这个模块的输出端加isolation cell。而且我们在做后端实现时都是加的destination side的isolation。

这个destination 就是目的地的意思。因为逻辑方向是从power off模块输出到Always ON模块。所以isolation cell就是摆放在Always On Domain。

那为什么不用source side的isolation cell呢？主要是考虑供电网络的便利性设计以及iso clamp信号的走线方便。

下图为一个需要power off的模块。如果我们把Isolation cell摆放在source端，即放置在power off这个domain中，那么这里主要有两大问题。

1）Always ON cell的secondary pg pin是需要连接到Global VDD。由于isolation cell数量比较多，这势必会占用更多的绕线资源。而如果放置在AON Domain，就没有这个pg pin了。

2） isolation cell的clamp信号iso是来自AON Domain的，所以它的driver从Aon domain过来不能走任何LOCAL VDD的buffer或inverter。