sv 传递参数$value$plusargs / $test$values /command line processor

最新推荐文章于 2024-02-28 20:38:53 发布
最新推荐文章于 2024-02-28 20:38:53 发布
阅读量1.1k 收藏 6
点赞数
分类专栏： sv uvm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39060517/article/details/113422268
版权
uvm 同时被 2 个专栏收录
171 篇文章 57 订阅
订阅专栏
sv
106 篇文章 10 订阅
订阅专栏

sv 传递参数


run_test如何获取参数 +UVM_TESTNAME=xxx
uvm_root.sv
关键词：value plusargs testplusargs valueplusargs

$value$plusargs

$value$plusargs可以讲运行命令（run-options）中的参数值传递给指定的信号或者字符，其语法格式如下：

Integer = $value$plusargs(“string”,signalname);

其中string = ”plusarg_format”+”format_string”,”plusarg_format”指定了用户定义的要进行传递的值，”format_string”指定了要传递的值的格式（类似$display中定义的%s、%h、etc.），并且string中”plusarg_format”和”format_string”格式应该为”plusarg_format”（=/+）”format_string”。

在这里插入图片描述

$test$values

$test$plusargs会在命令行中搜索指定的字符，若找到相应字符，在函数返回“1”，否则返回“0”。如果下次仿真时不需要test01时，仅需要将test01从运行命令中删除即可。
[参考] [SV]$test$plusargs和$value$plusargs的使用

command line processor传递参数

command line processor传递参数

斐非韭
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
#systemverilog# $test$plusargs与$value$plusargs 的使用
那么菜的博客
01-26 2405
1、$test$plusargs(string) 在对verilog代码进行编译时，我们会在代码中引入`ifdef, `elsif, `endif等条件编译指令，然后在编译时指定宏来对编译代码范围进行控制。系统函数$test$plusargs的目的就是用来替换这些条件编译指令的。 在使用时，该函数会判断参数string是否定义，从而返回0或非0。VCS User Guide上例子如下： initial if ($test$plusargs("postprocess")) ...
$test$plusargs 和 $value$plusargs
m0_49911637的博客
02-15 835
$test$plusargs 和 $value$plusargs
verilog系统函数：$value$plusargs、$test$plusargs
热门推荐
w0shishabi的博客
10-23 1万+
命令行输入 读取文件以获取用于模拟的信息的另一种方法是使用调用仿真器的命令来指定信息。该信息以**可选参数（plusargs）**的形式提供给仿真器。这些参数形式上与其他仿真器参数不同，因为它们以加号(+)字符开头。 作用：运行仿真时输入参数 $test$plusargs (string) *用于只输入字符串时 系统函数$test$plusarg搜索用户指定的plusarg_string的plusargs列表。字符串在系统函数的参数中指定为字符串或被解释为字符串的非实数变量。这个字符串不包含命令行参数的前导
Verilog之“$test$plusargs和$value$plusargs用法小结“
coachip的博客
03-16 1299
Abstract testtesttestplusargs和valuevaluevalueplusargs作为进行Verilog和SystemVerilog仿真运行时调用的系统函数，可以在仿真命令中直接通过进行赋值的方式将参数传递进入到设计中，并且不局限于不同仿真器对于参数在仿真命令中定义格式不同的限制，也避免了调换参数带来的频繁编译等问题。使用这两条函数对于搭建测试平台有一定的便利，同时对于理解Factory中用例是如何传递进ProxyClass有一定的帮助。 本文将对testtesttestplusar
说一说system verilog内建函数$value$plusargs()
笨蛋大乌龟的博客
04-16 4795
在学习system verilog的时候遇到了一个长的很奇怪的函数，奇怪到啥程度?别的函数都是一个$xxx，这个函数一次来了两个$，长的虽然奇怪，但是这个函数的作用很大。 首先看一下它的基本格式： $value$plusargs(user_string , variable) 它还有一个和它很像的兄弟 $test$plusargs(string) 01 作用： 如果验证平台是一台汽车，那它就是司机和汽车之间沟通的车钥匙。 如果验证平台是杯可乐，那它就是可乐和嘴巴...
verilog仿真测试中的参数传递——$test$plusargs和$value$plusargs
hh199203的博客
01-26 4967
我们在进行verilog仿真时，经常喜欢采用宏定义，来做条件判断，但是通过宏定义做条件判断的这种方法，存在很大的弊端，就是条件改变的时候，需要重新编译，这样会导致，在项目后期进行回归测试和后仿的时候，很多时间都浪费在重复编译上面，效率非常低下。为了提高仿真效率，建议采用系统函数 $test$plusargs和$value$plusargs来实现，仿真命令到仿真环境之间的，条件判断和参数的传递。`endifend。
$hdl_xmr_force，$value$plusargs
weixin_49816194的博客
01-24 572
因此，`$hdl_xmr_force("rkv_timer_tb.apb_rstn", "0");而后续的 `$hdl_xmr_force("rkv_timer_tb.apb_rstn", "1");在上面的例子中，"+my_parameter=%0d"，是格式字符串，指定了期望的命令行参数格式。如果命令行中包含了类似 +my_parameter+=42 的参数，那么成功匹配，+my_parameter 中将包含值 42。"format string" 是一个格式化字符串，用于指定期望的命令行参数的格式。
汇川伺服SV660N系列伺服手册/说明书
10-30
《汇川伺服SV660N系列伺服手册/说明书》是汇川技术为用户提供的详尽指导文档，涵盖了该系列伺服驱动器的各个方面。汇川伺服SV660N系列是一款针对中小功率应用的高性能交流伺服系统，功率范围在0.05kW到7.5kW之间。其...
SV-RD9700/QF9700 USB网卡驱动 官方版
07-01
SV-RD9700/QF9700网卡驱动是一款为笔记本准备的USB网卡驱动程序。通过插上USB网卡，在安装驱动，让电脑能更好更稳定的上网，有需要的小伙伴，快快来下载吧。驱动介绍笔记本电脑主板集成网卡坏了，一般都是购买一个...
NEC程控电话机手册, SV8300/SV9300
最新发布
04-18
NEC SV8300/SV9300程控电话机基础配置操作手册
register_test.rar_VHDL/FPGA/Verilog_VHDL_
08-11
【标题】"register_test.rar" 是一个针对VHDL/FPGA/Verilog设计的测试代码，特别是关于颜色生成代码的验证。"VHDL_ FPGA_ Verilog" 的标签表明这个压缩包包含了与这三种硬件描述语言相关的知识，其中VHDL是主要的...
【Python资源】基于 sv-ttk 实现 tkinter GUI 界面的主题切换功能 demo 案例
03-08
本 Demo 展示了如何使用 sv_ttk 库在 tkinter GUI 界面中实现主题切换功能。sv_ttk 是一个扩展的 tkinter 主题库，允许开发者为 tkinter 应用程序提供现代化的外观和感觉。通过此 Demo，用户可以轻松体验不同主题...
关于$test$plusargs和$value$plusargs的小结
limanjihe的专栏
08-26 7591
Abtract     $test$plusargs和$value$plusargs作为进行Verilog和SystemVerilog仿真运行时调用的系统函数，可以在仿真命令直接进行赋值，并且不局限于不同仿真器对于参数在仿真命令中定义格式不同的限制，也避免了调换参数带来的频繁编译等问题。使用这两条函数对于搭建测试平台有一定的便利，同时对于理解Factory中用例是如何传递进Proxy Class
$value$plusargs字符串参数传递后如何随机
hh199203的博客
09-15 482
在仿真过程中，经常在命令行通过$value$plusargs传递一个字符串到环境中，去选择不同的sequence，但是，有些时候需要随机选择其中某几个seq，而只有整数和枚举类型可以随机，字符串无法随机，那么如何解决这个问题呢？总的来说就是借助一个关联数组进行查表，来解决字符串不能随机的问题。
在uvm验证环境中，使用$value$plusargs向验证环境传递参数，从而实现不同sequence的调用
JamesBond619的博客
02-28 271
在这里，GetDefSeq（string name）函数根据$value$plusargs传递的参数，创建sequence实例，再将该sequence set给virtual sequencer，即可启动test bench开始仿真。每一个验证环境都有很多不同的验证场景，需要使用多个sequence，本文介绍通过$value$plusargs向环境中传递参数，实现不同sequencec的调用。
$value$plusargs()-systemVerilog内建函数
Leo ICer的博客
07-19 296
测试的时候，平台会打印出来。
交互系统函数$test$plusargs()与$value$plusargs ——字符串函数 $sformatf()与$sformat()的区别与用法
Mr.翟的博客
06-19 4377
字符串在验证平台中是经常被使用的，今天我们来说说在SystemVerilog中非常重要和常用的sformatf()/sformatf()/sformatf()/sformat()函数，他们是什么含义？如何用？如何妙用？ 01 首先Jerry和大家解释下这两个函数什么含义。看下这段代码： string jerry_string; string jerry_string_r; $sformat(jerry_string , “jerry_face_score==%0d” , 100); $di
$test$plusargs和$value$plusargs的使用
muyiwushui的博客
11-15 1623
$test$plusargs和$value$plusargs作为进行Verilog和SystemVerilog仿真运行时调用的系统函数，可以在仿真命令直接进行赋值，并且不局限于不同仿真器对于参数在仿真命令中定义格式不同的限制，也避免了调换参数带来的频繁编译等问题。使用这两条函数对于搭建测试平台有一定的便利。 写一个简单得测试程序plus_test.sv如下： program plus_test; bit [9:0] task_num; initial begin $value
$test$plusargs(),$value$plusargs()怎么用？有什么坑？
weixin_48573306的博客
07-18 751
各位朋友，在SystemVerilog中有两个函数作用很大，他们是： $test$plusargs ( string ) $value$plusargs ( user_string, variable ) 如果验证平台是人类的宠物，他们就是人与宠物之间沟通的钥匙。 如果验证平台是一座雄伟的城堡，他们就是城堡内部与外界联系的电话。 如果验证平台是一杯奶茶，他们就是喝奶茶的那根吸管！！ 太感动了，这首诗太美了！ 01、怎么用？ 相信从这首诗中大家已经很清楚的知道这两个函数什么作用了！没错！ 我们在仿真运行
sh 语言 set BASE_CASE = echo $1 | awk '{print toupper($0)}' echo $BASE_CASE set CASE = echo $2 | awk '{print toupper($0)}' echo $CASE set base_tc = ddr_system_$1_tc001 set base_veq = ddr_system_$1_vsequence set tc = ddr_system_tc_$2 set veq = ddr_system_$2_vsequence set tc_path = $ddr_tc_path/lpddr/lpddr_system/testcase set veq_path = $ddr_tc_path/lpddr/lpddr_system/vsequence cp -rf ${veq_path}/${base_veq}.sv ${veq_path}/${veq}.sv cp -rf ${tc_path}/${base_tc}.sv ${tc_path}/${tc}.sv sed -i "s/$1/$2/g" ${veq_path}/${veq}.sv sed -i "s/$1/$2/g" ${tc_path}/${tc}.sv sed -i "s/${BASE_CASE}/${CASE}/g" ${veq_path}/${veq}.sv sed -i "s/${BASE_CASE}/${CASE}/g" ${tc_path}/${tc}
05-31
这段代码还是 shell 脚本，只是中间的赋值语句的语法格式不太对，应该使用 `=` 而不是 `=`，应该是这样的： ``` BASE_CASE=`echo $1 | awk '{print toupper($0)}'` echo $BASE_CASE CASE=`echo $2 | awk '{print toupper($0)}'` echo $CASE base_tc=ddr_system_$1_tc001 base_veq=ddr_system_$1_vsequence tc=ddr_system_tc_$2 veq=ddr_system_$2_vsequence tc_path=$ddr_tc_path/lpddr/lpddr_system/testcase veq_path=$ddr_tc_path/lpddr/lpddr_system/vsequence cp -rf ${veq_path}/${base_veq}.sv ${veq_path}/${veq}.sv cp -rf ${tc_path}/${base_tc}.sv ${tc_path}/${tc}.sv sed -i "s/$1/$2/g" ${veq_path}/${veq}.sv sed -i "s/$1/$2/g" ${tc_path}/${tc}.sv sed -i "s/${BASE_CASE}/${CASE}/g" ${veq_path}/${veq}.sv sed -i "s/${BASE_CASE}/${CASE}/g" ${tc_path}/${tc} ``` 注意，在 shell 中，变量赋值时不能有空格，应该使用 `=` 而不是 `=`。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值