本文深入探讨了SystemVerilog（SV）中的运算符优先级问题，通过一个具体的例子2**14来展开分析，帮助读者理解在编写SV代码时如何避免因运算符优先级引发的bug。
bug分析
task my_scoreboard::main_phase(uvm_phase phase);
my_transaction get_expect, get_actual, tmp_tran;
bit result;
//fortest begin--------
real a_r = -1.5; //1.5-->2 -1.5-->-2
real b_r = -1.4; //1.4-->1 -1.4-->-1
real c_r = -1.6; //1.6-->2 -1.6-->-2
logic signed [20:0] a21;
logic signed [14:0] a15;
`uvm_info(get_full_name
最低0.47元/天 解锁文章
653
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
