LDO的基本指标

LDO的基本指标
1、输入和输出的压差

LDO的输入输出的压差是有要求的，如果太小会导致工作不正常。 AMS1117，在输入6.2V，输出5.0V（即：压差1.2V）时，输出纹波超过100mV。将输入提高到6.5V（即：压差提高到1.5V）后，输出纹波减小到20mV以内。可见，该型号对输出波形稳定的最小压差为1.5V。设计时应保证输入和输出的压差大于1.5V，这样才能保证获得较高质量的输出。

2、最小负载电流(Minimum Load Current)

有些LDO会对最小负载电流有要求。若实际应用中负载较轻，低于LDO的最小负载要求，可能会造成LDO的非正常工作。

LM1117-ADJ，输出1.26V给FPGA的核电压供电。在FPGA加载前，该电压输出可高至1.60V，在FPGA加载后才达到正常的1.26V。原因是LM1117-ADJ具有5mA的最小负载电流要求，FPGA在加载前其核电压几乎不消耗电流，达不到最小负载要求，从而导致输出异常。解决的方法是在LDO输出并上一个小于250Ω的电阻负载（对应5mA负载电流），以满足其最小负载电流的要求。