多层板的板层布局和线宽的设置(记录)

一：关于多层板的布局，每一层信号层，一定要有一层基准（地或者电源层）。没有绝对的标准。

二：关于线宽和阻抗的计算（最好在layout前，找加工厂家给你提供数据）
我这里记录了一下 我这边找加工厂给出的差分和单端线的数据。
四层板：
1：差分线 (差分做90欧姆，信号做50欧姆的阻抗)

六层板：

八层板：
以前我使用的是,差分：3.8*6.2 mil . 单端：4 mil.
（不过实际还是有差别的，具体的看下面图的距离，这也是我距离这篇文章的原因）
（差分使用 外层：3.7 6.3 。 内层：2.6 7.4） ）
(单端：外层4.5 内层：3.3)

给出数据后，记录一下，为什么要做90欧姆的差分？ 和50欧姆的单端? 从事研发的人员，还是要尽量知其所以然。多问自己几个为什么？
USB阻抗匹配问题；为什么USB的特性阻抗是90欧姆
按照为什么要测试阻抗这里提到，如果需要得到一个合格的阻抗，需要进行阻抗匹配，如果你的USB接口如果要用在传输数据，且速度在高速范畴时，需要对PCB上的USB接口数据线进行阻抗匹配，具体可以做90 ohm左右的差分阻抗设计，只针对传输数据的一对线；如果速度要求不高，当然不做阻抗也问题不大，但是在高速场合，稳定和速度就有影响了；很多高速信号线上，**如特性阻抗为75欧姆的CVBS信号线、特性阻抗为100欧姆的LVDS数据信号线、特性阻抗为90欧姆的USB高速数据线上，**在信号传输的过程中，路径的每一步都有相应的瞬态阻抗，如果沿着互联线传输的电信号感到的瞬态阻抗发生变化，那么一部分将继续走下去，而另外一部分将反射后源端。由于各个信号线上所需要的特性阻抗不一致，且信号源的阻抗不匹配。当源内阻小于传输线内阻时将出现振铃，也就是过冲，过载传输线。过大的过冲往往会损坏器件。而如果源内阻大于传输线阻抗时，便会出现欠冲，这会引起电路逻辑处于不确定状态，可能导致误判或信号丢失。