vivado中的rtl中电路图无发生成_FPGA零基础学习：数字电路中的逻辑代数基础

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。

大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。

系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，实操结合各类操作软件，会让你在技术学习道路上无比的顺畅，告别技术学习小BUG卡破脑壳，告别目前忽悠性的培训诱导，真正的去学习去实战应用，这种快乐试试你就会懂的。话不多说，上货。

数字电路中的逻辑代数基础

作者：郝旭帅  校对：陆辉

在数字逻辑电路中，用1位二进制数码的“0”和“1”表示一个事物的两种不同逻辑状态。例：一件事情的是和非、真和伪、有和无、好和坏，或者电路的通和断、电灯的亮和暗、门的开和关等等。这种只有两种对立逻辑状态的逻辑关系成为二值逻辑。当使用两个数码表示逻辑状态时，它们之间可以按照指定的某种因果关系进行推理计算，将这种运算称为逻辑运算。

1849年英国数学家乔治·布尔提出了逻辑运算的数学方法——布尔代数。在实际电路中就是按照二进制进行工作的，所以布尔代数在电路中的应用非常普遍。

逻辑代数中有与(AND)、或(OR)、非(NOT)三种。

图1 ：与、或、非的说明(电路)模型

对于(a)电路来说，只有开关A和开关B都闭合，灯Y才可以点亮。

决定事物结果的全部条件同时成立时，结果才发生。这种因果关系成为逻辑与，也称为逻辑相乘。

对于(b)电路来说，开关A和开关B有一个闭合，灯Y就可以点亮。

决定事物结果的诸多条件中任何一个满足，结果就会发生。这种因果关系成为逻辑或，也成为逻辑相加。

对于(c)电路来说，只要条件具备了，结果就不发生了；条件不具备时，结果一定发生。这种因果关系称为逻辑非，也称为逻辑求反。

如果以A、B表示开关的状态，并以1表示开关闭合，以0表示开关断开；以Y表示指示灯的状态，并以1表示灯亮，以0表示