上升沿判断语句_FPGA入门系列6判断语句

文章

简介

本系列文章主要针对FPGA初学者编写，包括FPGA的模块书写、基础语法、状态机、RAM、UART、SPI、VGA、以及功能验证等。将每一个知识点作为一个章节进行讲解，旨在更快速的提升初学者在FPGA开发方面的能力，每一个章节中都有针对性的代码书写以及代码的讲解，可作为读者参考。

柒

第七章：判断语句

        同一个变量可以在不同的情况下获得不同的值，不同的情况需要判断语句来描述。Verilog HDL 中经常使用的判断语句有 if else 语句和 case endcase 语句，两 种判断语句必须写在 always 或者 initial 语句中，不能写在 assign 中。

        if else 语句是一条语句，if 和 else 后面又可以分别带不同语句。if 后面需要有 小括号，小括号内写明 if 的条件，若 if 的条件满足，则执行 if 后面的语句ÿ