这篇博客分享了一个Verilog HDL代码，用于创建一个分频电路，将50MHz的系统时钟频率分频得到1Hz的脉冲方波信号。提供了一个名为04_div_clk_1Hz的下载资源，包含多个与设计相关的文件和报告。
文件名称: 04_div_clk_1Hz下载 收藏√ [
5 4 3 2 1 ]
开发工具: VHDL
文件大小: 3176 KB
上传时间: 2015-11-08
下载次数: 0
提 供 者: 刘年
详细说明：verilog HDL 描述分频电路 产生1Hz脉冲方波信号 系统时钟频率50MHz-this is a divide circuit module to get a plus signal of 1Hz
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
04_div_clk_1Hz
..............\quartus
..............\.......\db
..............\.......\..\.cmp.kpt
..............\.......\..\div_clk.amm.cdb
..............\.......\..\div_clk.asm.qmsg
..............\.......\..\div_clk.asm.rdb
..............\.......\..\div_clk.asm_labs.ddb
..............\.......\..\div_clk.cbx.xml
..............\.......\..\div_clk.cmp.bpm
..............\.......\..\div_clk.cmp.cdb
..............\.......\..\div
最低0.47元/天 解锁文章
3901
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
