ad如何批量设置引脚_Altium designer 批量导入引脚

随着集成电路的发展，芯片的管脚数量越来越多。比如

xilinx

V6

系列的

FPGA

芯片动辄

上千管脚。

如果厂商没有提供原理图库文件的话，

逐个添加管脚实在太恐怖。

费时费力不说，

万一哪个引脚出错，后果不堪设想。

这两天在网上搜集了一些资料，结合

Altium

Designer

的官方资料，摸索出了一种方法，

通过使用

AD

的

Smart

Grid

功能，能够快速的建立元件库。

1

、

首先需要器件的引脚信息，一般能够从芯片的官网上下载。不同厂商可能提供

pdf

，

txt

，

csv

等格式。我从

xilinx

官网下载的

xc7z020

的管脚信息就是

txt

格式

的。

2

、

将管脚信息复制到

excel

内。如下图所示。注意最上面一行加上标注。

图

1

3

、

在

AD

中，打开或者新建一个

.schlib

文件，点右下角的“

SCH

”图标，如下图所

示。单击“

SCHLIB

List

”

4

、

复制

EXCEL

表中的内容。

注意将图一中红色框内的内容一同复制。

在打开的窗

口中按照下图所示设置。说明：在第一次使用时下图中应该是空的，我这个图

是多次操作之后截取的，所有已经有很多

PIN

信息了。