xilinx芯片管脚使用限制_FPGA管脚分配时需注意的一些事项(以xilinx xc4vsx55为例)

FPGA

管脚分配时需注意的一些事项(以

xilinx xc4vsx55

为例)

FPGA

管脚分配时需注意的一些事项(以

xilinx xc4vsx55

为例)

平台：

XC4VSX55

ISE10.1

设计过

FPGA

的原理图，看

FPGA

的手册，说管脚的分配问题，如时钟管脚要用

GC

类管脚，而且单端时

钟输入时要用

P

类型的管脚，不能用

N

类型管脚等等。

一直以来都没有试验过，今天试验一把，以求各种验证。

1

)

GC

类全局时钟管脚是否可用作普通

IO

使用？

所谓

GC

类管脚，就是在管脚的称是诸如

IO_L1P_GC_LC

等带有

GC

的管脚。其实手册中说的是

GC

类

管脚可以用作

IO

的，但在《

Xilinx FPGA

开发实用教程》(清华出版社)

574

页倒数第八行提到：

“

所有从

全局时钟管脚输入的信号必须经过

IBUF

元，

否则在布局布线时会报错

”