【奔跑的FPGA】part seven DE1-SOC引脚分配与导入方法

最新推荐文章于 2025-04-23 14:33:27 发布
最新推荐文章于 2025-04-23 14:33:27 发布
阅读量8.5k 收藏 29
点赞数 4
分类专栏： FPGA/CPLD 文章标签： FPGA 引脚 Assignments 分配 方法
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u011153192/article/details/52517735
版权
本文介绍了在Qt ii环境下进行FPGA开发时如何高效地进行引脚分配，包括直接分配、通过txt文件导入和使用.tcl文件导入的方法。详细讲解了每个方法的操作步骤，提供了一种提高开发效率和减少错误的途径。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >


在使用Qt ii进行FPGA开发时候经常需要用到引脚分配功能。如果采用传统的分配方法费时费力，并且极易出错。以下使用新方法进行引脚的量化分配以及管理，具有方便快捷的特性以及较强的可移植性。


引脚分配方法1：直接分配

点击Qt ii街面上的引脚分配快捷键或者在菜单栏选择Assignments/Pin Planner,在弹出的对话框下方即可进行引脚的分配，只需要在信号对应的一栏中Location一列分别双击键入对应的引脚号码即可，回车换行继续，如下图所示：



引脚分配

最低0.47元/天 解锁文章
【奔跑的FPGA】part four 我的第一个FPGA工程
u011153192的博客
08-03 1577
前段时间做了很多前期的工作，终于成功在板子上运行了自己的第一个FPGA工程，用一个10位的变量控制板载10位小灯按照二进制每次加一闪亮。周期是1S。 下面将步骤以及遇到的问题贴出来给同样初学FPGA的同学一点参考。 1，新建一个工程，名称叫做conuter_leds，选择存储路径，一班路径不要带空格，不要带中文字符，我的在C盘，选择相应的器件，其他默认设置就可以。 2，新建一个Verilog
基于DE1 SOC FPGA开发板的数字时钟的制作
m0_59592734的博客
04-09 2022
数字电子钟的原理石英晶体振荡器和分频器组成标准秒发生电路。石英晶体振荡器的振荡频率为50MHz，经分频后，输出脉冲的频率为1Hz，即周期为1s，即标准秒脉冲。得到新的脉冲周期为1s，再将新的脉冲作为时分秒计数的激励信号，这样每计一个数所需时间就是1s。 我们先制作一个模为60的计数器，仿真输出分频后的脉冲及计数变量，观察是否正确，最后上板子看显示结果是否符合预期。然后在设计时分秒的进位，仿真，用六位数码管显示。显示正确之后再加按键控制，具有整点报时及24s倒计时等功能。 50mhz分频为1s：产生新的时
DE1引脚分配
09-04
DE1 SOC开发板引脚分配。找了好久 网上的部分引脚不全。 再次补充完整。
史上最全DE1-SOC部分引脚分配表
10-10
台湾友晶 DE1-SoC 开发板 引脚分配表（Excel）注明了板上常用外设对应SoC的引脚
DE1引脚分配资源文件说明
最新发布
gitblog_06761的博客
04-23 312
DE1引脚分配资源文件说明 【下载地址】DE1引脚分配资源文件说明 本项目提供了一份详尽的DE1 SOC开发板引脚分配资源文件，弥补了网络上部分资源引脚信息不全的不足。通过这份文件，开发者能够获得全面、准确的引脚分配参考，确保在进行硬件连接与编程时更加顺畅。无论是初学者还是经验丰富的开发者，这份资源都将为您的项目开发提供...
DE1-SoC引脚分配表
07-14
台湾友晶 DE1-SoC 开发板 引脚分配表（Excel）注明了板上常用外设对应SoC的引脚
DE1-soc软件实验”hello_word"
weixin_33953249的博客
03-01 391
此实验需要工具：win32disk,路由器，sd卡，Embeed Design suite, Putty,usb to uart 驱动 选择文件，在拷贝到sd卡中去；烧写的文件是官方提供的SD卡的程序； 使用win32disk,选择文件 点击write; 创建文件夹my_first_hps 新建main.c文件，这里默认输出设备为Uart终端，即在Uart上打印输出 ...
DE1-SOC开发版的电路图
07-23
DE1-SOC开发版的内部电路图结构，有利于初学者观察内部电路，熟悉资源
DE1-SoC-User-manual DE1-SoC用户手册
11-23
总结起来，DE1-SOC用户手册提供了从硬件到软件的全面指导，帮助用户了解并掌握如何利用DE1-SOC开发套件进行FPGA和嵌入式系统的设计与开发。通过学习手册中的内容，开发者能够有效地配置和利用Cyclone V SoC FPGA的软...
DE1-Soc硬件原理图及发开手册
03-17
在第一章中，详细介绍了DE1-SoC Development Kit的内容，包括开发板的包装清单、DE1-SoC系统光盘的使用，以及获取帮助的方法。这为初学者提供了一个快速入门的指南，能够帮助他们了解开发环境的搭建和资源获取途径。...
DE1-SoC-MTL2_User_Manual
01-18
1. DE1-SoC-MTL2开发板概述： - DE1-SoC-MTL2是一套综合的设计环境，包含了嵌入式开发者创建基于处理系统所需的所有组件。 - 该开发套件提供了一个集成平台，包括硬件、设计工具以及参考设计，以适应广泛的应用...
de1-soc培训教材.pdf
06-11
友晶出的DE-SOC培训教材，带书签，总共七章，适合初学者。
Altera DE1-SoC培训教材
05-19
针对DE1-SOC ARM部分的培训
FPGA 上 DDR3 管脚如何分配
热门推荐
gaoxcv的博客
07-06 1万+
1 确定占用的 bank 在 pin_planer 界面，首先右键打开 show_banks，确定好 DDR3 要占用的 banks，使用1.5v供电，记住 bank位置 每组 DDR3 只能使用同一个 column，即bank号里的 数字 必须相同 所有pin尽量在1个bank上，以减少爬坡时间提高频率，但是每个bank只能支持 1组 lanes+ 控制管脚（或者 四组 lanes，没有控制管脚），若大于1组 lanes 则需要多个bank 每个lane即 DQx8 + DM + 差分 DQS
DE1-SoC笔记（二）—SoC FPGA开发设计流程总结（de1教程2.1节）
H19981118的博客
03-30 3648
介绍SOC FPGA 要用到的软件，开发流程。然后可以一个部分一部分的去操作完成。
FPGA管脚分配规则
qq_35396239的博客
08-06 5616
轨道塌陷 当芯片的输出翻转或者内核门反转，通过电源和地路径的电流发生变化时，会在电源和地之间的阻抗上产生一个压降。这个压降就意味着供给芯片的电压变小了。高性能处理器和专用集成电路的发展趋势：低电压供电，高功率消耗。意味着更短的时间内有更大的开关电流。这时可以容忍的噪声就更小。轨道塌陷有关的压降成为一个越来越严重的问题。需要设计电源分配系统达到电源和地阻抗最小。需要考虑一下特性。1.相邻的电源和地分配层平面的介质应该尽可能地薄，以使他们紧紧靠近。2.低电感的去耦电容。3.封装时安排有多个很短的电源和地引脚。4
DE1-SoC笔记（三）——采用Quartus中的Qsys/Platform中添加GHRD工程并增添UART外设——（de1教程2.4节）
H19981118的博客
03-24 4362
如何在GHRD黄金参考设计工程的基础上增加其他外设IP GHRD外设添加后，进行模块的例化且引脚分配，分配后对工程进行全编译 将编译好的信息配置到FPGA中
xilinx芯片管脚使用限制_FPGA管脚分配时需注意的一些事项(以xilinx xc4vsx55为例)
weixin_39938724的博客
12-22 814
FPGA管脚分配时需注意的一些事项(以xilinxxc4vsx55为例)FPGA管脚分配时需注意的一些事项(以xilinxxc4vsx55为例)平台：XC4VSX55ISE10.1设计过FPGA的原理图，看FPGA的手册，说管脚的分配问题，如时钟管脚要用GC类管脚，而且单端时钟输入时要用P类型的管脚，不能用N类型管脚等等。一直以来都没有试验过，今天试验一把，以求各种验证。1)GC类全局时钟管脚...
《FPGA管脚分配注意问题》摘要
Fei_Fly的专栏
05-10 3520
<br />1、FPGA所承载的信号在板级的流向。<br />      一般板子的走线都是顺着信号流，从一边到另一边，可能会有弯曲，但不会返回，FPGA的管脚分配<br />也应该遵循这一原则，避免出现交叉，环绕等布线方式。<br /> <br />2、FPGA内部BANK。<br />     要熟悉所用FPGA芯片的BANK内部分配情况：有多少个BANK，各个BANK是怎么分布的，支持的电平标准有哪些，要注意FPGA的一个BANK只能工作在一种电平标准下，即同一个BANK的所有IO口只能是相同电平标准
quartus ii 虚拟管脚设定
taidaohualang的博客
08-23 3385
引用地址https://www.cnblogs.com/adamite/p/qii_vpin.html 方法一： 在Quartus II中Assignments-&gt;Assignment Editor， 在Category栏选择logic options， 到列表中To列下添加要设置的引脚接口，如果需要设置的很多，可以通过在Pin Planner中将引脚复制过来。 将Assignme...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值