lotus表单域怎么获取视图结果_不建Vivado工程，也能看Device视图

上期内容：一个4选1数据选择器引发的思考

在FPGA设计与开发中，Device视图和Package视图发挥着重要的作用。在Device视图下：

可以查看FPGA芯片可用资源

例如：LUT、FF、BRAM、DSP、URAM等的个数；

可以查看关键资源的分布情况

例如：PCIE的位置，高速收发器的位置，因为这些位置直接影响到PCB设计以及FPGA内部的数据流。

可用查看MMCM等时钟资源的位置

时钟的拓扑结构的质量直接影响到设计后期的时序收敛，在多die芯片中，这一点尤为重要。例如：某个芯片是3个die，设计中的一个时钟要给这3个die使用，那么最好将该时钟分配在中间那个die上，这样跨die次数最小，比较时钟跨die会增加Clock Skew。

那么如何打开Device视图呢？一种可行的方法是创建Vivado I/O工程，但这仍然显得繁琐。这里我们介绍一种更为直接的方法，就是使用Tcl命令link_design。打开Vivado，在Tcl Console中直接输入如下图所示命令：

link_design -part xcvu7p-flva2104-1-e 

此时，该命令后只需跟随一个选项，即-part，-part用于指明具体的芯片型号。这样就打开了Vivado，之后选择Window，点击Device即可打开Device视图，点击Package即可打开Package视图。

Tcl之$$a 80%的概率......DSP58来了AI Engine到底是什么？

ACAP不可不知的几个基本概念

Vivado HLS和Vitis HLS什么区别？

嵌套的for循环，到底对哪个执行pipeline更好

HLS中循环的并行性(2)

HLS中循环的并行性(1)

HLS优化方法DATAFLOW你用了吗

HLS中如何控制流水程度

Vivado HLS学习资料有哪些

如何查看可综合C代码的中间结果

如何在C代码中插入移位寄存器

HLS IP Library？ HLS Math Library：csim ？C/RTL co-sim(2)HLS Math Library：csim ？C/RTL co-sim(1)

DSP48演变史

用Tcl实现Vivado设计全流程(2)用Tcl实现Vivado设计全流程(1)借助Elaborated Design优化RTL代码(a-b)^2如何高效实现？如何快速找到组合逻辑生成的时钟并行加法的高效实现加法树还是加法链？

两个数相加，三个数相加有什么不同

加法运算很简单？AXI-4 Lite与AXI-4 Memory Mapped有什么区别？深入理解AXI-4 Memory Mapped 接口协议AXI是Interface还是Bus?如何阅读时序报告时序报告要看哪些指标如何使set_max_delay不被覆盖一些小巧的IPIP是用DCP还是XCI？如果使用第三方综合工具，Xilinx IP…IP生成文件知多少IP的约束需要处理吗？IP为什么被Locked？copy_ip你用过吗？IP是XCI还是XCIX 如何降低OSERDES/CLK和CLKDIV的Clock Skew如何获取Device DNA谈谈设计复用过约束到底怎么做时序收敛之Baseline什么情况下要用OOC综合方式异步跨时钟域电路该怎么约束如何复用关键路径的布局布线信息Vivado学习资料有哪些？异步跨时钟域电路怎么设计 ECO都有哪些应用FPGA中的CLOCK REGION和SLR是什么含义FPGA中的BEL, SITE, TILE是什么含义约束文件有哪些 如何高效复用Block的位置信息？ 如何复用关键寄存器的位置信息 部分可重配置都生成哪些.bit文件VIO你用对了吗Device视图下能看到什么Schematic视图下能看到什么都是pin，有什么区别都是net，有什么区别 如何快速查找目标cell学习笔记：深度学习与INT8学习笔记：多层感知器学习笔记：单层感知器的局限性 学习笔记：单层感知器基础知识 学习笔记：神经网络学习算法学习笔记：神经网络模型 学习笔记：ReLU的各种变形函数学习笔记：神经元模型(2)学习笔记：神经元模型(1)学习笔记：深度学习之“深” 学习笔记：深度学习之“学习”学习笔记：人工智能、机器学习和深度学习2019文章汇总 文 | Lauren 图 | Lauren Copyright @ Lauren的FPGA 转载事宜请私信 | 获得授权后方可转载