用Sytem Generator 进行系统级建模

用Sytem Generator 进行系统级建模到完成设计包括以下几个步骤：

（1）用数字语言来描述算法

（2）在设计环境中实现算法，开始时使用双精度

（3）把双精度算法转换成定点算法

（4）把设计转换成有效的硬件

基本操作：

1.

2.新建一个model，加入Sources中Constant模块和Sinks中的Scope模块，进形仿真

3.双击Scope

3

数据类型 

 

运行仿真，完成最简单的一个system Generator延迟1S的设计

 

生成ISE。双击Gataway In，设定Output type为Boolean；在Implementation选中Specify IOB location constrains，设定IOB pad location  为{L13*}，对应开发板标号为SW0

最后通过设置板子类型，时钟，得熟悉硬件电路，最后生成可以在vivado运行的代码

几个重要知识点：

1、System Generator中的信号类型

（1）Boolean：

（2）Signed：带符号数，显示为“”Fix_N_n“”N表示数据位宽，n代表小数位

（3）Unsigned：“”UFix_N_n“”

（4）DSP48 instruction：DSP48的指令信号

2、Simulink系统时间和硬件时钟频率

在system Generator中，开发人员可以在system Generator模块的参数设置对话框中为Simulink系统时钟和FPGA时钟频率指定具体的值，从而把simulink采样周期和FPGA硬件时钟周期联系起来。

3、同步机制

复位使能端

4、层次化设计

5、库

转几个学习System Generator 学习博客

1、https://blog.csdn.net/xiabodan/article/details/25043779：System Generator入门

2、