FPGA开发笔记（一）vivado2019.2_MicroBlaze_ArtyA735t开发流程_SDK_VITIS

最新推荐文章于 2024-08-17 14:56:21 发布
最新推荐文章于 2024-08-17 14:56:21 发布
阅读量2.7k 收藏 22
点赞数
分类专栏： FPGA开发 文章标签： 嵌入式 单片机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40725491/article/details/111605014
版权

arty a7是基于Artix-7 FPGA设计的开发平台，具有丰富的Pmod接口，扩展性较强，搭建microblaze软核易于开发
FPGA是可编程的硬件逻辑电路，microblaze是一种处理器CPU电路，使用microblaze，相当于在FPGA内部做了一个CPU，可以在这个CPU上跑C语言的软件程序，FPGA偏向逻辑，但是做控制比较麻烦，用CPU跑C程序控制比较方便
Arty A7开发板基本外设：LED灯、UART串口、KEY按键、SW拨码开关
以下是官网提供的资料链接：
arty a7开发板资料
Pmod DA4资料
vivado安装说明
board files添加
基于microblaze的vivado开发流程
另一篇博文写了怎样申请license并激活vivado
以下是在vivado2017.4_MicroBlaze_ArtyA735t上的关于串口开发验证的基础流程（目前使用的是2019.2版本+vitis）2019.2版本与2017.4流在BD面板设计的流程基本一致，不过2017.4使用的是SDK，2019.2使用的是vitis

新建工程
在这里插入图片描述
注：路径不要有中文名，电脑用户名也不能有中文！
选择RTL工程
在这里插入图片描述
在board中找到arty a735，如果没有找到，原因是board files没有添加，board files添加
在这里插入图片描述
finish

在这里插入图片描述
选择左侧creat block design，可修改design name，点击ok

在这里插入图片描述
在这里插入图片描述
打开BD设计界面后，先添加microblaze软核，点击右侧digram面板“+”，搜索microblaze双击添加
在这里插入图片描述在这里插入图片描述
在这里插入图片描述

点击上方绿底蓝色字run block automation，将local memory 改大到64KB（这里不清楚修改依据，没有外部存储的话不能选太小），点击ok
在这里插入图片描述
可以看到系统自动生成了一些相应的模块

在这里插入图片描述
其中时钟模块clk需要进行修改，双击打开，按图所示修改管脚信息
在这里插入图片描述
在这里插入图片描述
完成时钟模块设计后，再继续添加基础外设模块UART，在board窗口中找到UART并将其拖到面板，点击ok，会自动进行连接
在这里插入图片描述
在这里插入图片描述
双击打开axi uartlite，会看到在board里面自动帮我们把引脚配置成usb_uart
打开IP configuration，修改波特率为115200（此处不清楚修改依据）
在这里插入图片描述
采用类似的方法将board上的LED和Switches拖拽到面板中，当拖拽switches时，会看到面板上的的axi_gpio变成绿色，是系统提示可以连接
在这里插入图片描述
这样一个基础的microblaze系统就搭建完成了，点击自动连接
在这里插入图片描述
选择all automation，ok

在这里插入图片描述
系统搭建完成，可以用旋转功能改变系统布局
在这里插入图片描述
点击validation design按钮对BD设计进行检查，提示successful说明设计正确
在这里插入图片描述
在这里插入图片描述
如果提示错误就要根据提示看看管脚连接和高低电平等是否有问题
切换到sources，右键BD设计文件，选择creat hdl wrapper，点击下方选项，让vivado自动生成wrapper封装

在这里插入图片描述
在这里插入图片描述
双击打开生成的wrapper封装，打开.v文件，能够看到代码，与BD面板上的组件是一一对应的
在这里插入图片描述
至此，已添加板卡信息文件，ip配置时选择了预设的管脚，可以直接进行综合布线，生成比特流文件
点击generator beatstream，工作数量根据电脑cpu线程选择，越多就越快，此处选择了8

在这里插入图片描述
在这里插入图片描述
点击ok，生成比特流文件需要较长时间，生成完毕并没有错误会出现以下提示
在这里插入图片描述
选择cancel
点击File-export-export hardware，勾选include bitstream ，ok，导出硬件信息
在这里插入图片描述

点击File-lanch sdk，ok，进入sdk软件设计，如果使用的是2019.2及之后版本vivado，转到vitis开发

在这里插入图片描述
打开SDK后，会自动导入我们刚才设计的硬件信息文件
新建application project
在这里插入图片描述
设置工程名称，点击next
在这里插入图片描述
SDK提供了一些模板，例如helloworld，可以利用串口发送字符串
在这里插入图片描述
打开左侧项目文件夹下的HelloWorld.c，可以打开.c文件并进行编程
在这里插入图片描述使用USB数据线连接开发板与电脑，在SDK中，将比特流文件下载到FPGA上，点击program fpga，点击program
在这里插入图片描述烧写完成后，打开SDK自带的串口工具接收
打开SDK terminal，点击+，在port栏中填写fpga与电脑连接的端口，打开设备管理器，找到端口
在这里插入图片描述
在这里插入图片描述右键运行工程
在这里插入图片描述
可以看到terminal窗口已经接收到了“hello world”文字
在这里插入图片描述
至此，串口开发功能已验证。

一颗修行千年的葱
关注
专栏目录
Vivado2019.2集成开发环境设计全流程【附测试源码】
weixin_45838228的博客
05-17 1473
Vivado2019.2集成开发环境设计流程 环境：Ubuntun16.04+Vivado2019.2 写在开始 Vivado基本设计流程，包括创建新设计工程、创建并添加一个新的设计文件、RTL详细描述和分析(RTL Analysis)、设计综合分析(Synthesis)、设计行为级仿真（Run Behavioral Simulation）、创建实现约束文件XDC、设计实现分(Implementation)析、设计时序仿真(Run Post-Implementatio Timing Simulation)、
vivado2019.2 启动SDK并下载调试报错
sanyuanlaozong的博客
11-16 1481
Mask poll failed at ADDRESS: 0XFD4063E4
Xilinx Vitis(Vivado) 2019.2
03-11
Vitis 统一软件平台可实现在 Xilinx 异构平台（包括 FPGA、SoC 和 Versal ACAP）上开发嵌入式软件和加速应用。它可为边缘、云和混合计算应用加速提供统一编程模型。 利用与高层次框架的集成，通过加速库采用 C、C++ 或 Python 进行开发，或者使用基于 RTL 的加速器和低层次运行时 API 对实现方案进行粒度更精确的控制 — 选择您需要的抽象层次。
vivado中，launch SDK之前要进行export hardware，export hardware的功能是什么
最新发布
weixin_41230430的博客
08-17 227
这个文件包含了硬件设计的详细信息，如IP核配置、地址映射、中断分配等。在Vivado（现为Vitis统一软件平台的一部分）中，进行硬件导出（Export Hardware）是一个重要的步骤，特别是在准备将设计部署到硬件上之前。总之，Export Hardware是Vivado设计流程中的一个关键步骤，它确保了硬件设计与软件开发之间的无缝衔接，使得开发者能够更高效地开发和部署针对特定硬件平台的应用程序。简化部署过程：一旦硬件被导出，并生成了相应的硬件描述文件，就可以使用这个文件来简化后续的应用部署过程。
详细教程：vivado2019.2 & vitis2019.2下，zynq7000系列FPGA固化PL程序到外挂flash和SD卡
热门推荐
qq_40011737的博客
11-08 1万+
详细教程：vivado2019.2 & vitis2019.2下，zynq7000系列FPGA固化PL程序到外挂flash和SD卡 0.简介 xilinx的zynq系列FPGA既包含了传统的FPGA部分，又嵌入了arm的硬核，分别称为PL（Programmable Logic）和PS (Processing System)。PL部分以前在ISE，现在在vivado上编程配置，包括通用的组合逻辑资源、软IP、硬IP核（包括arm核的基本配置与调用在内），使用语言就是硬件描述语言、原理图文件、IP配置；
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Lin64.bin
06-28
下载请注意操作系统！ Vivado HLx 2019.1：WebPACK 和版本 — Linux 自解压 Web 安装程序 (BIN - 115.05 MB)
Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Win64.exe
06-28
下载请注意操作系统！ Vivado HLx 2019.1：WebPACK 和版本 —Windows 自解压 Web 安装程序 (EXE - 64.62 MB)
Xilinx_Vivado_SDK_2019.1下载链接.txt
03-04
该版本中支持以下生产器件： 航天级 Kintex UltraScale：- XQRKU060 XA Kintex-7：- XA7K160T Virtex UltraScale+ HBM (-3)：- XCVU31P、XCVU33P、XCVU35P、XCVU37P
Vivado2018.3_license.lic下载
06-04
Vivado2018.3_license.lic下载
VIVADO 2021.2版本安装包及相关安装验证教程 百度网盘Xilinx_Unified_2021.2_1021_0703
09-21
vivado2021.2 包含相关安装文件+安装验证文件，是百度网盘链接。 全部文件大小大概在72G左右，下载前请确保电脑内有相应大小的空间。 另附一份安装教程，可根据安装教程进行相应的安装。 本安装包仅供个人学习研究...
vivado入门教程-峰哥版
03-09
简明的介绍了Vivado的使用方法，以及使用Vivado建立工程的流程
第四章 DDR3和FLASH 基于ARTY A7的MicroBlaze系统搭建与应用
dcc1120的博客
03-09 2080
DDR3和FLASH 基于ARTY A7的MicroBlaze系统搭建与应用
ArtyA7的Hello Word创建Microblaze嵌入式系统硬件工程的问题解决
qq_17743307的博客
01-07 8379
Xilinx问题解决-Arty A7[Timing 38-282] The design failed to meet the timing requirements.[Timing 38-469] The REFCLK pin of IDELAYCTRL Sytem_i/mig_7series_0/u_Sytem_mig_7series_0_0_mig/u_iod [Timing 38-282]...
Vivado SDK Program FPGA failed解决
zxczyx的博客
08-31 5317
故障描述：在利用Vivado 开发组件SDK进行板上调试时，用JTAG线下载程序时，软件能够扫描到板卡，说明JTAG线没有问题，但 是一点击下载，就提示报错说：Cannot access JTAG-DP:invalid ACK value(0x03,expected = 0x02)。 解决办法：像这种情况，有几种可能，一种就是USB驱动问题，需要检查驱动是否安装好，没安装好就重新安装驱动，如果驱...
MicroBlaze在纯FPGA下 Xilinx SDK固化程序到外部SPI FLASH
qq_30219205的博客
02-09 5924
Microblaze在简单的应用，比如运行LED，IIC，SPI，UART之类的低俗接口驱动，或做一些简单的辅助型工作时，一般生成的application elf文件都不大，在10几KB或者几十，百几KB，此时使用FPGA内部的BRAM资源已经足够。这种情况下直接将 硬件流文件 和 elf 文件 合并为download.bit文件，在直接烧录到外部SPI FLAH即可。但当Microblaze需要运行文件系统，网络协议栈，例如lwip时，编译代码最终可能会高达几十MB，此时就需要在外部DDR运行。
vivado2019.2新建工程点灯
weixin_44737922的博客
10-03 1411
官方视频教程地址 new一个工程 点next 设置工程名字和路径，注意不要有中文和空格 选择创建RTL工程 点灯不需要添加外部的ip等文件，所以不用选，直接next 先不加约束，点next
FPGA学习-PL控制PS端DDR的设计
jk_101的博客
11-27 5173
FPGA设计论坛 2022-09-16 10:15 发表于陕西构建SoC系统，毕竟是需要实现PS和PL间的数据交互，而像上一讲那样PL主机与PL从机之间通过AXI4-Lite总线进行交互有点杀鸡用牛刀了。如果PS与PL端进行数据交互，可以直接设计PL端为从机，PS端向PL端的reg写入数据即可，但是对于图像处理等大数据量的数据交互来说，PL端的BRAM毕竟容量有限，很难用BRAM作为两者间的数据缓存器。对于这样的应用来说，利用DDR3作为PS端与PL端之间交互的数据缓存器是最合适不过的。 1.工程规划再Ze
vivado2019.2装教程
09-12
你可以按照以下步骤来安装 Vivado 2019.2： 1. 首先，打开 Xilinx 官方网站（https://www.xilinx.com/），并登录或创建一个新的账户。 2. 在网站上导航至 "Downloads"（下载）页面，然后找到 Vivado Design Suite 2019.2 的下载链接。 3. 点击下载链接后，选择适用于你的操作系统的版本。Vivado 2019.2 支持 Windows、Linux 和 macOS。 4. 下载完成后，根据你的操作系统打开下载的安装文件。 5. 在安装向导中，选择你想要安装的组件。通常情况下，你需要选择 Vivado Design Suite 安装选项以及其他必要的附加组件。 6. 在选择安装位置时，可以使用默认路径或选择自定义路径。 7. 进行安装前的确认设置，并按照向导指示完成安装过程。 8. 安装完成后，启动 Vivado 2019.2，并按照界面上的指示进行进一步的配置和许可证激活等操作。 请注意，Vivado 2019.2 是商业软件，需要有效的许可证才能正常运行。如果你没有许可证，可以通过 Xilinx 的官方渠道获取。此外，确保你的系统满足 Vivado 2019.2 的最低系统要求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值