ArtyA7的Hello Word创建Microblaze嵌入式系统硬件工程的问题解决

最新推荐文章于 2024-05-28 20:44:46 发布

AllenGates

最新推荐文章于 2024-05-28 20:44:46 发布

阅读量8k

点赞数 1

分类专栏：问题解决 Arty-A7 文章标签： fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_17743307/article/details/103873214

版权

在使用Arty A7开发Microblaze嵌入式系统时，遇到[Timing 38-282]和[Timing 38-469]的时序要求未满足的问题。错误源于教程中mig_7series_0的clk_ref_i与clk_wiz_0的clk_out2，以及sys_clk_i与clk_out1的接线错误。正确接线方式是clk_ref_i接clk_out2，sys_clk_i接clk_out1，避免按照教程反接。

摘要由CSDN通过智能技术生成

Xilinx问题解决-Arty A7

[Timing 38-282] The design failed to meet the timing requirements.
[Timing 38-469] The REFCLK pin of IDELAYCTRL Sytem_i/mig_7series_0/u_Sytem_mig_7series_0_0_mig/u_iod

[Timing 38-282] The design failed to meet the timing requirements.

[Timing 38-469] The REFCLK pin of IDELAYCTRL Sytem_i/mig_7series_0/u_Sytem_mig_7series_0_0_mig/u_iod

[Timing 38-282] The design failed to meet the timing requirements.
[Timing 38-469] The REFCLK pin of IDELAYCTRL

Syte

最低0.47元/天解锁文章

关注

1
点赞
踩
4

收藏

觉得还不错? 一键收藏
0
评论
ArtyA7的Hello Word创建Microblaze嵌入式系统硬件工程的问题解决

Xilinx问题解决-Arty A7[Timing 38-282] The design failed to meet the timing requirements.[Timing 38-469] The REFCLK pin of IDELAYCTRL Sytem_i/mig_7series_0/u_Sytem_mig_7series_0_0_mig/u_iod[Timing 38-282]...
复制链接

扫一扫

专栏目录

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。