coursera加法器的优化

32的行波进位加法器（RCA），假设有n个全加法器，由于下一个全加法器的C输入是上一个全加法器C的输出，依赖上一个全加法器的输入，所以这样造成门延迟比较大，总延迟为(2n+1)T。

图中Gi 表示生成信号，是Ai和Bi经过或门生成。

Pi表示 传播信号，表示Ai和Bi经过与门生成。

这样C i可以表示为只和C0，Gi,Pi相关的等式，任意一级只需三级门延迟，加上最后全加法器还有一级门延迟，总共四级门延迟，和加法

器位数无关，缺点是位数较多的情况下，逻辑电路较为复杂，这种叫做超前进位加

法器（CLA），实际的加法器是少量的超前进位加法器连成一个。比如4个8位的超

前进位加法器。