学习笔记——TIM高级定时器理论知识（第三部分）

大家好，我终于恢复更新了，今天给大家讲解的是高级定时器理论知识的最后一部分

输出比较

输出比较就是通过定时器的外部引脚输出控制信号，有冻结、将通道X（X=1,2,3,4）设置为匹配时输出有效电平、将通道X设置为匹配时输出无效电平、翻转、强制变为无效电平、PWM1和PWM2这八种模式，具体使用哪种模式由寄存器CCMRx[2:0]配置。其中PWM模式是输出比较中的特例，使用的也最多。

这是输出比较的功能框图：

这个功能框图一共有四个部分组成，我们来一起看看它们分别有什么作用。

1、输出比较寄存器
当计数器CNT的值跟比较寄存器CCR的值相等的时候，输出参考信号OCxREF的信号的极性就会发生改变，其中OCxREF=1称之为有效电平，OCxREF=0称之为无效电平，并会产生比较中断CCx1,相应的标志位CCxIF会置位。然后OCxREF再经过一系列的控制之后就会成为真正的输出信号OCx/OCxN。

2、死区发生器
在生成的参考波形OCxREF的基础上，可以插入死区时间，用于生成两路互补的输出信号OCx和OCxN，死区时间的大小具体由BDTR寄存器的位ETG[7:0]配置。死区时间的大小必须与输出信号相连接的器件及其特性来调整。

3、输出控制

输出控制的功能框图如下表示：

在输