Verilog——反相器

反相器符号：

反相器真值表：

反相器电路原理图：

反相器Verilog代码：

'timescale 1ns/10ps//1ns为时间单位，10ps的精度

//定义module名字为inv
module inv(

        A,
        Y
        );//A,Y是端口

//定义端口属性
input     A;
output    Y;

//定义输入输出关系
assign   Y=~A;//Y等于A的反

endmodule

测试代码 testbench of inv

module inv_tb;
reg     aa;//定义input 变量
wire    yy;//定义output 变量

inv          inv(
                    .A(aa),
                    .Y(yy)

                );//前面的.表示A和Y要接什么，异名例化

//A变，观察Y
//initial语句块按时间定义各个变量的值

initial begin
        aa<=0;
    #10 aa<=1;   //过10个时间单位，aa变成1
    #10 aa<=0;
    #10 aa<=1;
    #10 $stop;


end


endmodule

八位反相器Verilog代码

module inv(

        A,
        Y
        );

input[7:0]       A;//位宽八位
output[7:0]      Y;

assign   Y=~A;

endmodule

电路原理图：