- 博客(83)
- 资源 (14)
- 收藏
- 关注
RSS订阅原创 硬件设计 之 RS485通信协议简单介绍及RS485测试波形
增强型低功耗半双工RS-485(Enhanced Low Power Half-Duplesx RS-485 Transceivers)RS-485是一种串行通信标准，也被称为EIA-485或TIA-485。它定义了在多个设备之间进行数据传输的电气特性、信号线路和通信协议
2024-05-07 15:37:14
681
原创 硬件设计 之 压敏电阻简单介绍
压敏电阻的工作原理是基于压电效应和薄膜电阻效应。它由氧化锌等半导体材料制成，具有高电阻值。当施加在压敏电阻两端的电压低于它的额定电压时，它表现为高电阻状态，只有很小的电流通过。但是，当电压超过了其额定电压，压敏电阻会迅速变为低电阻状态，允许大电流通过。这样，压敏电阻可以吸收或分散过电压或过电流，保护电路中的其他元件不受损坏。
2024-05-06 17:45:42
271
1
原创 Cadence Allegro PCB设计88问解析(三十四) 之 Allegro 中 DDR等长处理
一个学习信号完整性仿真的layout工程师在进行PCB设计时 ，会遇到一些单端的信号要做等长处理，比如DDR的数据线，交换机之间的数据线之类的。这时需要我们建立match group，来做等长。下面简单介绍在Allegro中怎么做等长
2024-02-29 17:26:30
601
原创 Cadence Allegro PCB设计88问解析(三十三) 之 Allegro 中 Quick Reports的使用
在进行PCB设计时，经常会查看一下整个PCB的基本信息，比如器件个数，网络数量、pin的数量。尤其在投板的时候还要查看下Dangling Lines、Dangling Vias等。还有其他的关于shape、via、走线、钻孔等等相关信息的报告，大家可以根据自己需求查看：下面简单介绍查看报告的方法：
2024-02-20 11:00:14
1056
原创 Cadence Allegro PCB设计88问解析(三十二) 之 Allegro 中 Sub-Drawing的使用
在进行PCB设计时，往往会复用一些其他单板的走线、布局、铺铜或者一些结构外形之类。只要是单板中设计内容都可以通过Sub-Drawing来进行导入导出。这个操作在我们进行平常的设计中非常实用，但是如果要在进行一些net的走线、过孔或者铜皮的导入导出，要记得把保持net勾选上，下面简单介绍Sub-Drawing的使用；
2023-07-20 09:19:33
1821
1
原创 硬件设计 之 M.2接口常用知识
在M.2接口中，Key M接口采用的是PCI Express x4(四对差分一对CLK)或PCI Express x2的传输协议，可提供更高的传输速度和更好的性能。M.2 Key B接口采用的是PCI Express x2或SATA 3.0传输协议，速度相对较慢，但是适合连接低速设备，它的缺口位置在左，也称为Socket2。M.2 Key E接口采用的是PCI Express x1或USB 2.0/3.0传输协议，可提供低功耗、高速度的传输，适合连接低功耗设备，它的缺口位置在偏中间。
2023-07-19 14:49:18
5345
2
原创 Cadence Allegro PCB设计88问解析(三十一) 之 Allegro 中 打印(Plot)设置
在PCB进行投板时，往往会打印一下装备层(Assembly)，给贴片，用于核对器件的信息等。下面简单介绍Allegro中打印(Plot)设置。
2023-07-19 09:08:34
1964
原创 Cadence Allegro PCB设计88问解析(三十) 之 Allegro中 PCB的3D模型导出
在进行PCB投板之前，往往需要将PCB的结构发给结构的同事确认。一般会导出DXF和EMN文件，或者导出3D模型。3D模型包含版型、器件的实际3D模型等等。可以比较直观的看到PCB板上的器件情况，下面简单介绍PCB的3D模型导出。
2023-07-18 16:40:36
5146
原创 Cadence Allegro PCB设计88问解析(二十九) 之 Allegro中泪滴的使用
通常添加泪滴的目的是：在一些接插器件或者大焊盘的时候，增强信号线与焊盘之间的连接强度，提高可靠性；二是为了保持高速信号的阻抗连续性，防止阻抗突变等，造成信号完整性问题。
2023-06-25 10:04:30
2218
原创 Cadence Allegro PCB设计88问解析(二十八) 之 Allegro中使用Anti Etch分割平面
最近看到关于Anti Etch的设置，因为本人之前在layout设计是使用过这个命令。后来去到别的公司就不用了，从网上看到说这个命令是用来负片设计的。在这里在说下正片和负片的概念：正片：是指在allegro中的走线和覆铜区域；负片：Anti Etch是指allegro中的走线和覆铜区域，有Anti Etch是没有覆铜的；其实大家可以根据自己的习惯利用Anti Etch，可以来设计负片，也可以用来分割电源层（因为有的电源高电压和低电压之间要保持一定的间距）。
2023-06-13 09:44:41
2596
原创 硬件设计 之 PCIe常用知识
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽。PCI Express也有多种规格，从PCI Express x1到PCI Express x32，能满足将来一定时间内出现的低速设备和高速设备的需求。
2023-05-06 16:27:13
4336
1
原创 Cadence Allegro PCB设计88问解析(二十七) 之 Allegro中dimension environment命令使用（添加及删除尺寸标注）
一个学习信号完整性仿真的layout工程师在通常的设计中，一般会在outline的光绘层中添加单板或则拼版外形的尺寸大小。方便板厂人员查看，但是尺寸标注的添加涉及到尺寸单位、精度等，要根据公司的标准添加。如果需要修改尺寸的参数，可以在这里parameters修改。下面介绍dimension environment的命令：
2023-04-11 11:09:03
3086
原创 硬件设计 之摄像头分类（IR摄像头、mono摄像头、RGB摄像头、RGB-D摄像头、鱼眼摄像头）
IR摄像头、RGB摄像头、RGB-D摄像头、鱼眼摄像头、mono摄像头
2023-03-07 17:23:33
9846
原创 Cadence Allegro PCB设计88问解析(二十六) 之 Allegro中快速连接近点飞线（Derive connectivity命令）
在进行设计PCB时，经常会复用之前的参考设计，或者将其中的某一模块copy过来。因为之前的设计是经过测试验证的，所以有些相同的模块就没必要重新layout。避免引入未知的问题，但是在这个模块的导入或导出时，经常会遇到一些网络断链的情况。比如我们导出和导入布局时，因为设计单位的不同或者规则设计不一致，使用Derive connectivity命令，可以解决
2023-03-01 10:09:05
1496
原创 Cadence Allegro PCB设计88问解析(二十五) 之 Allegro中交换pin网络（交换器件引脚）
在layout设计中经常会有一些mipi或者lvds等差分走线，往往都是信号的一段是主控器件，另一端是连接端子。有时候为了匹配线序，信号网络的是相互交叉的，这样走线就要打孔换层，会影响信号质量。所以为了方便前期评估信号pin顺序，可以在Allegro中进行交换pin的网络，来方便layout提高信号质量，下面和大家简单介绍具体操作
2023-01-04 16:50:38
3080
1
原创 Cadence Allegro PCB设计88问解析(二十四) 之 Allegro中互换器件的位置
在器件布局是经常会发现器件的位置相反或者错位，尤其是在一些串联电阻或者并联一些防护器件的情况。有时候我们布局模块复用的情况下就会出现这种情况，当我们的器件间距等摆放好之后，在去进行对齐就比较麻烦，这时我们可以使用交换器件这个命令，如下操作
2023-01-04 14:46:44
1140
原创 Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空，为了控制阻抗来参考第三层，这时就会在新建封装添加Route Keepout或者Via Keepout，焊盘的次表层就会自动避让铜皮。
2022-12-09 14:23:46
3967
1
原创 Cadence Allegro PCB设计88问解析(二十二) 之 Allegro中放入元器件
在之前的文章和大家介绍过Allegro中导入网表，那么导入网表成功之后，还在Allegro在进行一步就是放入导入成功的器件。下面和大家简单介绍具体的操作过程
2022-12-08 10:53:57
3068
原创 Cadence Allegro PCB设计88问解析(二十一) 之 Allegro中更新器件封装（Footprint）
一个学习信号完整性仿真的layout工程师今天和大家简单介绍Allegro中如何更新PCB封装，在我们导入原理图网表，PCB的封装是必不可少的，但是可能有些为了前期布局评审，有的封装是临时的，那么就需要后续更新正确的封装。下面看下具体的操作步骤吧：在Allegro的菜单下选择Place命令，点击Update Symbols命令，会弹出如下对话框：可以从对话框中看到，有四种封装类型，我们经常用到的就是Package Symbols也就是PCB的封装，如下图所示：在对话框的下面，还有一些设置 optio
2022-12-07 16:58:52
5383
2
原创 Cadence Allegro PCB设计88问解析(二十) 之 Allegro中格点设置（一）
一个学习信号完整性仿真的layout工程师布局是PCB设计中比较重要的一步，一个好的布局，不仅看起来美观而且也方便后期的走线，避免了一些信号完整性问题。在布局时就会涉及到格点设置，一个好的格点设置有利于器件的摆放和走线方便。当然如果对于一个没有用过格点的设计者，刚使用时会感觉特别别扭。所以对于格点也适用于不同的设计师，也可以在前期评估布局使用一套格点，在后面的细化中设置不一样的格点间距。下面和大家简单介绍格点（grid）设置
2022-12-02 17:45:14
4154
1
原创 Cadence Allegro PCB设计88问解析(十九) 之 Allegro中文字大小设置
在PCB投板之前，经常会进行丝印调整。当然有的单板设计，比如手机这种高密度单板是没有丝印的。但是在绝多数的PCB上是添加丝印的，为了方便前期的测试。丝印也就是我们常说的器件的位号，还包括一些端子的标识，单板的周期等等。这就需要我们在投板之前确认好这些，包括字体的大小间距等等，方便板厂能生产。今天和大家分享Allegro中字体的设置
2022-12-02 14:16:58
4217
4
原创 Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置
一个学习信号完整性仿真的layout工程师我们在进行layout设计时，进行会遇到差分信号的layout，像USB和HDMI等，是需要控制阻抗的，那么我们在走线的时候，也需要从电器规则和物理规则上设置差分要求，今天和大家总结一下分享Allegro中差分对的设置：
2022-11-21 19:38:42
4474
1
原创 Cadence Allegro PCB设计88问解析(十七) 之 Allegro中焊盘的全连接和花焊盘
上一篇文章和大家分享了关于铜皮shape的一些基本操作。我们进行铺铜是为了连接网络(焊盘、过孔等)，一般都是GND或者电源网络。Shape和走线还是不一样的，走线直接从焊盘或者过孔等直接拉出一根layout，但是shape一般是要盖住整个网络，包括焊盘引脚之类的，那么这就涉及到了shape的几种连接方式，也可以说是焊盘的连接方式，尤其是在直插器件上，要选择好相应的覆铜方式。下面和大家介绍一下焊盘的十字连接、全连接等方法设置
2022-11-18 15:11:38
4176
原创 Cadence Allegro PCB设计88问解析(十六) 之 Allegro中shape(铜皮)操作使用(1)
一个学习信号完整性仿真的layout工程师上次和大家分享了Allegro中替换过孔的操作，在PCB的设计中，除了走线和过孔，还有一个重要的命令就是shape。Shape也就是我们说的铜皮操作，shape中包含许多的命令，它也简化了我们的设计，让我们在layout中操作更方便，但是有些时候处理shape还是比较复杂的，比如说切断铜皮，挖铜皮等等。今天就和大家简单说说shape的基本操作：
2022-11-09 14:38:14
6057
原创 Cadence Allegro PCB设计88问解析(十五) 之 Allegro中如何替换过孔类型
一个学习信号完整性的layout工程师当我们在进行PCB设计，最常用的两种命令就是走线（Add connect）和打孔（Add via）。通过这两个命令进行layout换层。其中在打孔方面也有许多学问，从信号完整性的角度来看，在信号走线上需要少打孔，减少反射或者寄生效应。在PCB工艺方面就要考虑孔径、板厚比等等。因为当我们的板子较厚的时候，较小的孔径板厂是没有办法钻孔的，一般的要求为12：1。每个厂商设计不一样，需要根据实际情况来看。今天和大家分享怎么在Allegro中怎么替换过孔类型
2022-11-08 17:48:15
3885
原创 Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法
大家在进行Layout设计时，最重要就是导入网表，放入元器件，然后进行走线。那其中的元器件就是今天和大家分享的一点，不管是阻容感，还是各种IC、连接器都是有封装库的。在我刚开始接触PCB设计时，是只进行Layout，不管封装的。以至于后面找工作，别人笑我不会建器件的封装。器件的PCB封装也叫做Footprint建立好之后我们需要设置Allegro的库路径，才能正常使用。下面说明一下Allegro中的库路径设置
2022-11-08 10:24:11
4203
原创 Cadence Allegro PCB设计88问解析(十三) 之 Allegro中artwork层的建立
作为layout工程师，我们经常接触到的是PCB文件，用Cadence设计的是.brd文件。但是我们发给板厂的都是gerber文件。这就涉及到在我们设计好PCB文件之后，怎么把这些文件给到板厂。也就是我们Allegro中的artwork，包含的文件有相应单层的层数（art01、art02、art03）等等、钢网文件（PASTEMASK）、阻焊文件（SOLDERMASK）、钻孔文件（DRILL）、丝印文件（SILKSCREEN）等等，每个公司和板厂的习惯不一样所以可能提供的文件会不一样。今天和大家简单分享一下
2022-11-04 17:28:23
2494
2
原创 Cadence Allegro PCB设计88问解析(十二) 之 Allegro中两种单位显示设置
在Allegro 的PCB设计中 是有不同的单位显示，最常用的两种就是毫米（mm）和米尔（mil），两者的换算公式为：1mm=39.37mil，1mil=0.0254mm。其实在Allegro还有其他几种不同的单位设置，下面和大家简单介绍下Allegro中的单位设置，还有就是怎么在测量时显示两种单位
2022-10-26 09:49:48
5541
1
原创 Cadence Allegro PCB设计88问解析(十一) 之 Allegro中文件自动保存时间设置
大家在设计图纸或者编辑文档时，最常点击的应该就是保存图标了。谁也不想因为软件闪退、电脑断电等情况，我们的劳动成果就白白的消失了。在我们用Allegro进行PCB设计，就会有一个自动保存的功能，每隔一段时间就会保存当前的设计内容，在这里还是建议大家在进行layout，都进行一下setup
2022-10-21 10:12:00
2432
原创 Cadence Allegro PCB设计88问解析(十) 之 Allegro中光标的不同显示
首先在Allegro的工具栏下选择Setup，点击最下面的User Preferences，会弹出如下对话框：我们在上面的对话框中选择第二个Display中的Cursor 光标显示，点击Cursor之后，会显示右面的设置，在第二栏的pcb_cursor 中选择光标的不同类型，
2022-10-18 09:37:32
1921
原创 Cadence Allegro PCB设计88问解析(九) 之 Allegro中封装(footprint)3D模型添加
3D模型其实和平常的PCB的封装是一样的都是一个单独的文件，需要设置Allegro的库路径，这样在查看整体的3D模型时，才能整版的效果。在下面的对话框中，首先我们可以看到一个方框，就是我们刚才设置的模型，然后点击左下角，选择我们的3D model，此时我们点击鼠标，可以看到两个模型可以移动，把他们移动大概的位置，然后使用下面的offset进行对齐。以上资料主要是本人在PCB设计中和网络搜索整理而成。
2022-10-17 19:23:46
5102
原创 Cadence Allegro PCB设计88问解析(八) 之 Allegro中飞线显示设置
们在平常的PCB设计中，经常会接触到飞线这个概念，今天和大家简单整里一下关于飞线的设置。因为在刚开始画PCB时，看到别人的设计界面有的是飞线连接，有的是十字显示，感觉好奇。后来发现，大家一把都是把地网络设置成十字显示，这样方便查看网络和layout。
2022-10-11 09:21:41
5588
2
原创 Cadence Allegro PCB设计88问解析(七) 之 Allegro位号反标OrCAD
在项目的设计过程中会经常增加或者减少器件，到最后，图中的元件位号通常都不连续，这样很不利于调试，而且位号经常会变成多位，在后期调整PCB丝印时会占用很多空间。如果从原理图修改位号导入到PCB会导致器件直接飞掉。所以在设计完成时，重新对PCB板上的器件进行标号，然后再反馈到对应原理图上，使得原理图与PCB板的期间标号保持一致，这就是所谓的“反标”。在Allegro软件中提供了"Rename"功能，可以为PCB板上的元件自动分配位号，分配规则可以设定。最常见的规则是从左到右，从上到下，依次命名。这样按照PCB
2022-10-10 09:10:46
3721
原创 Cadence Allegro PCB设计88问解析(六) 之 Allegro中的XNet设置
一个学习信号完整性仿真的layout工程师在我们的进行layout设计时，尤其是在一些差分走线上，经常会遇到串联电阻或者电容的情况，可能在信号速率不高或者spec要求不严格时，我们会忽略独立器件另一端较短走线的长度延时，但是在一些告诉信号的传输下是要把这段走线考虑进行去的，这就会涉及到Allegro中的XNet的设置，今天就和大家简单总结一下：
2022-10-09 09:38:05
2377
原创 Cadence Allegro PCB设计88问解析(五) 之 Allegro中DXF的导入导出
点击勾选好Select All，然后选择要存放DXF的层级之后，点击Map，再点击OK。还有一种方法：如果现有的brd层级中没有你要添加的层，可以点击New SUBclass，新建层级点击Map，再点击OK。在上图选择DXF存放的路径、DXF的单位选择mm、勾选use default text table和incremental addition选项。在上述图中设置好之后点击Export，就可以成功导出你想要的DXF文件。
2022-10-08 19:31:02
2802
原创 Cadence Allegro PCB设计88问解析(四) 之 Allegro中快捷键Funckey与alias设置
Cadence Allegro是一款功能比较强大的软件，相比较其他的PCB设计软件来说，界面交互比较友好。其中的快捷键设置就是比较强大，我见过朋友完全使用快捷键进行画图的。但是个人感觉对于新手，还是新熟悉一下菜单栏中的各种命令，设计投过单板之后，在进行快捷键设置比较更容易上手。下面简单整理了下Allegro的快捷键设置
2022-10-08 11:26:48
2374
原创 Cadence Allegro PCB设计88问解析(三) 之 Orcad网表导入及与Allegro交互
器件放入成功之后，就该布局设计了。如果以上步骤都是OK的，并且要交互的原理图是Allegro导入网表的原理图，那此时点击原理图中的symbol，在Allegro中的器件就会高亮。以上操作流程主要是自己在工作中的使用，大家可能会有不同的方法。
2022-10-08 11:17:46
2423
原创 Cadence Allegro PCB设计88问解析(二) 之 Allegro中Artwork层复用(导入导出)
以上是自己新建光绘层的步骤，因为每个光辉层都包含不同的东西，所以每个都要自己重复添加，效率很低。以上操作流程主要是自己在工作中的使用，大家可能会有不同的方法。
2022-10-08 11:04:03
3106
原创 Cadence Allegro PCB设计88问解析(一) 之 Allegro中placement model的创建
在刚开始接触PCB设计时，使用的是Allegro软件。导入网表之后，发现有好多的模块是相同的。因为刚开始不知道Allegro有模块复用的功能，所以就一点一点的布局，辛辛苦苦布局完成之后，发现器件之间的间距，出线方式都不同，给人一种不舒适的感觉。就通过上网查找查看资料，学会了这个Allegro PCB模块的复用。突然发现之前的操作都是在浪费时间，下面简单介绍模块功能使用方法；第二步：此时在布局模式下的器件是active的，可以直接点击拖动。
2022-10-08 10:55:13
979
Cadence Sigrity Power SI 仿真操作流程(一).pdf
2021-07-31
Cadence Sigrity Power DC 仿真操作流程(一).pdf
2021-07-30
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人