关于Windows vivado综合卡死的问题

在综合一个比较简单的工程时发现,在做了些许改动之后(添加了ila),发现综合长时间卡死在第一步(running synth_design),这是相当异常的,因为之前短时间内完成综合并能生成比特流。

起初认为是ila的原因,于是尝试减少ila抓取信号的depth、减少interface数量甚至直接去掉ila,均无果。

后来又猜测是因为中间文件导致的错误,运行reset_project,也没能解决。

后来通过重建工程解决的,重建步骤参考:

利用TCL重建vivado工程 - 知乎 (zhihu.com)

  • 3
    点赞
  • 17
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值