在综合一个比较简单的工程时发现,在做了些许改动之后(添加了ila),发现综合长时间卡死在第一步(running synth_design),这是相当异常的,因为之前短时间内完成综合并能生成比特流。
起初认为是ila的原因,于是尝试减少ila抓取信号的depth、减少interface数量甚至直接去掉ila,均无果。
后来又猜测是因为中间文件导致的错误,运行reset_project,也没能解决。
后来通过重建工程解决的,重建步骤参考:
在综合一个比较简单的工程时发现,在做了些许改动之后(添加了ila),发现综合长时间卡死在第一步(running synth_design),这是相当异常的,因为之前短时间内完成综合并能生成比特流。
起初认为是ila的原因,于是尝试减少ila抓取信号的depth、减少interface数量甚至直接去掉ila,均无果。
后来又猜测是因为中间文件导致的错误,运行reset_project,也没能解决。
后来通过重建工程解决的,重建步骤参考: