vivado hls 综合时间过长可能的原因之一

最新推荐文章于 2024-07-25 10:15:38 发布

qq_41948819

最新推荐文章于 2024-07-25 10:15:38 发布

阅读量5.7k

点赞数 2

本文链接：https://blog.csdn.net/qq_41948819/article/details/93064629

版权

最近在学习用vivado hls做图像处理，在卷积，膨胀等操作时往往会用到Linebuffer和windows来做几行图像的缓存。但是如果windows设置的过大就会导致综合时间过长，我设置的是12*188就综合了两小时没通过，所以说图像缓存还是要用Linebuffer。

目前分析是window的directive：#pragma HLS ARRAY_PARTITION variable=val dim=1 complete
#pragma HLS ARRAY_PARTITION variable=val dim=2 complete

将window用单个寄存器实现，太费资源

但是linbuffer里也有#pragma HLS array_partition variable=val dim=1 complete

有点不懂，哪位大神知道解释解释

还有学hls的同学可以联系一起讨论。1157471755@qq.com

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

qq_41948819

关注关注

2
点赞
踩
1

收藏

觉得还不错? 一键收藏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

读者学习过程中的一些问题总结——不定期更新

FPGA/MATLAB学习教程/源码/项目合作开发

10-26

6897

本章内容主要是根据订阅用户学习过程中提出的一些常规的，通用的软件操作问题，以及部分通用的编程类问题进行总结，不定期进行更新。

VIVADO 综合优化掉模块或者综合太长的原因

aaa23d1的博客

11-09

5247

VIVADO 综合优化掉模块或者综合太长的原因

1 条评论您还未登录，请先登录后发表或查看评论

Vivado 提高综合和烧录bit文件速度(压缩bit文件)

ChiTuZiDeHuLuoBo的博客

06-14

2089

在实现过后打开Design，然后点击右键选择setting，点击Bitstream。使用Linux系统中的Vivado。linux系统下的Vivado综合速度更快。推荐使用第一种方法，简单粗暴。n为CPU线程数，默认为8。将此处设为TRUE即可。

VIVADO编译加速

FPGA/数字IC/通信算法

07-25

734

编译速度的最可靠的方法是换一台超高配的服务器或工作站。在不改变电脑的情况下我们也可以提高编译速度。不同策略跑工程时间不一样，多个策略一起跑，容易更快编译实现完工程。脚本文件，必须是该文件名，文件名可以不区分大小写，将。服务器集群直接选最大的，工具会自动选择合适的线程。首先完成非增量编译，获得参考的布局布线。左右），需重新出版本，采用增量编译；编译大工程是非常慢，耗费精力，提高。）设置自己的综合策略、实现策略；脚本文件进行编译线程的设置。当逻辑修改较小时（一般小于。指设置的具体线程数，比如。

vivado综合时间太久怎么办

masherll的博客

04-26

3194

总结：综合时间长首先需要排除代码是否有问题，然后通过重建工程看是否可以缩减综合时间，实在不行就看xdc是否有太多无用语句并删除（为什么放最后使用，因为你删除一些set false后，下次实现会话费很多时间，并需要重新设置set false）。2、发现了xdc文件中有几万行约束语句（做了很多次迭代约束），删掉所有没有用的语句，运行综合花了16分钟，可以接受。我自己有个工程综合要花5个小时，代码没问题，但是资源使用不超过50%，就离谱。1、重建工程，没有，综合还是要花5个多小时;

Vivado综合running时间太长

pointer01的博客

02-15

4045

cancel后查看log日志，出现警告warnning:PID not specified，解决办法：新建一个工程，导入原工程源文件，重新进行综合，就可以了。

Vivado HLS C/RTL联合仿真时间一直增加，无法自动结束问题

dobypig的博客

04-13

4465

用Vivado HLS做了FIFO仿真，并将端口设置为ap_fifo类型，C仿真没有问题，代码如下：void array_FIFO (int32 *fifo_w ) { #pragma HLS INTERFACE ap_fifo port=fifo_w int i; for (i=0;i<1024;i++) { fifo_w[i] = i; } }但C/RTL时间一直增加且无法自...

【FPGA】Vivado综合停滞、死机（PID Not Specified）解决方法

壁立千仞，无欲则刚

08-29

1万+

在学FPGA的过程中发现： Vivado一点run synthesis就挂死，原来还以为只是综合时间比较长，但等了30分钟还是没有综合完成。并且不管多简单的工程都结果都一样。仔细查看了vivado的log，发现Message里面有个Problem encountered：PID not specified. 后面就没有其它信息了，问题应该出现在这里了，压根综合没跑起来。看log也发现后续没跑起来： start_gui open_project E:/projec/run_le..

Vivado HLS教程.pdf

11-16

Vivado HLS（High-Level Synthesis）是一款由Xilinx公司提供的工具，用于将高级语言（如C、C++）编写的算法转换为FPGA（Field-Programmable Gate Array）可执行的硬件描述语言（HLS）。这款工具使得软件工程师也能...

VivadoHLS:学习使用Vivado HLS 2018.3开发数字系统所需的高级综合设计方法

03-11

本资料集“VivadoHLS:学习使用Vivado HLS 2018.3开发数字系统所需的高级综合设计方法”专注于指导开发者如何高效地使用这一工具。其中可能涵盖以下关键知识点： 1. **Vivado HLS基础**：了解Vivado HLS的安装与配置...

QPSK-VivadoHLS:使用 Vivado HLS 实现的 QPSK 系统

06-06

在"QPSK-VivadoHLS"项目中，使用C++编程语言和Vivado HLS工具来实现QPSK调制器和解调器的硬件加速。这涉及到以下关键步骤： 1. **符号生成**：首先，根据输入的数据流生成QPSK符号。每个输入比特对被映射到四个相位...

vivado HLS学习一之vivado HLS的使用

weixin_42602289的博客

10-23

6143

HLS是什么 Vivado HLS——一个是采用高级语言去描述系统行为即用 C/C++来实现系统建模，软件工程师可以借此提高系统性能：也就是说之前可能需要 CPU/DSP/GPU 实现的一些算法，我们都可以借助 Vivado HLS 直接通过 C/C++编程来用 FPGA 实现，一方面提高了并行性，也就是提高了系统的吞吐率，另一方面还可以降低系统的功耗。在用 C／C++描述完算法之后，还需要相应的测试程序来测试算法的正确性。同时生成的 HDL 代码在验证时也会用的 C／C++编写的测试激励。从这个

关于Windows vivado综合卡死的问题

weixin_41887299的博客

06-02

6732

在综合一个比较简单的工程时发现，在做了些许改动之后（添加了ila），发现综合长时间卡死在第一步（running synth_design）

vivado2018【波形仿真中运行时间的设置以及时长的测量方法】

最新发布

09-21

本项目专注于视频基的车辆跟踪与流量统计，依托深度学习技术，实时追踪路面车辆动态并精准统计各车道车流量。该项目通过以下核心步骤高效处理输入视频数据：高精度目标检测：采用YOLOv3模型，凭借其卓越的实时性与准确性，快速识别视频中的车辆目标，为后续追踪奠定坚实基础。稳定目标追踪：集成SORT（Simple Online and Realtime Tracking）算法，结合卡尔曼滤波器预测车辆未来位置，同时运用匈牙利算法优化目标间的匹配，实现连续、稳定的车辆追踪，有效应对遮挡、交叉等复杂场景。智能车流量统计：借鉴虚拟线圈概念，巧妙设计算法以监测穿越预设区域的车辆，自动计数并准确统计各车道车流量，为交通管理与分析提供可靠数据支持。整体而言，本项目通过融合先进的目标检测与追踪技术，结合创新的流量统计方法，构建了一个高效、精准的实时车辆跟踪与流量统计系统，为智慧交通领域的发展贡献力量。

vivado hls综合作用

08-30

Vivado HLS是Xilinx公司推出的高层次综合工具，用于将C/C++等高级语言代码转化为硬件描述语言（HDL）代码，例如VHDL或Verilog。它的主要作用是将算法级别的设计转化为可在FPGA上实现的硬件电路。 Vivado HLS可以大大简化FPGA设计的流程，提高开发效率和设计质量。它允许设计人员使用高级语言进行设计，而不需要直接编写HDL代码。通过对高级语言进行综合，Vivado HLS能够自动进行优化和并行化，生成高效的硬件电路实现。 Vivado HLS的综合结果可以用于FPGA的实际实现，也可以用于验证设计的正确性。在设计验证阶段，可以使用模拟器或硬件仿真平台进行验证。此外，Vivado HLS还支持C/C++模拟和行为级仿真，方便设计人员进行快速的功能验证。总结来说，Vivado HLS主要用于将高级语言代码转化为硬件电路，简化FPGA设计流程，并提供设计验证和优化的能力。它在提高设计效率、减少开发工作量和优化设计性能方面发挥着重要作用。