试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0(山东大学二〇二〇年数字电路906综合题第4题)(全网第一手资料)

最新推荐文章于 2024-05-04 14:00:48 发布
最新推荐文章于 2024-05-04 14:00:48 发布
阅读量5k 收藏 19
点赞数 2
分类专栏： 数字电路 文章标签： 组合逻辑电路设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42048463/article/details/103682688
版权

(15分)4.试用与非门和异或门设计一个组合逻辑电路来判断输入的四位二进制数能否被5整除(0可被5整除), 若可被整除则输出F=1, 否则F=0.

        根据题目的描述, 可以得到本题的真值表.

第4题真值表
A B C D F
0 0 0 0 1
0 0 0 1 0
最低0.47元/天 解锁文章
好梦成真Kevin
关注
  • 2
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
二进制数_被5整除_自动机(DFA)_C语言版@FDDLC
LiuXingchang的博客
12-15 5374
题目：输入一个二进制数，判断其是否能被5整除。要求用自动机实现。 一、先画状态转换表。 二、根据状态转换表，代码实现如下： #include<stdio.h> #include<string.h> int main() { /* 下面的StateSet[CurrentState][Condition]是一个二维数组，前一个索引CurrentSta...
判断数字几位数原理图c语言,求解，关于数字电路设计的题。。设计一个判断电路，判断四位二进制码所代表的8421BCD数大于等于5...
weixin_29800471的博客
05-23 209
满意答案zzhmjiayou2015.11.09采纳率：46%等级：9已帮助：417人拟写论文提纲也是论文写作过程中的重要一步，可以说从此进入正式的写作阶段。首先，要对学术论文的基本型(常用格式)有一概括了解，并根据自己掌握的资料考虑论文的构成形式。对于初学论文写作者可以参考杂志上发表的论文类型，做到心中有数；其次，要对掌握的资料做进一步的研究，通盘考虑众多材料的取舍和运用，做到论点突出，...
逻辑函数运算基础
2301_80238985的博客
05-04 542
①:交换律 A+B=B+A②:结合律 (A + B) + C = A + (B + C)③:分配律 A(B + C)=AB + AC④:重音律: A + A +...+ A = A | A…A = A⑤:互补律: A+Ā= 1 | AĀ = 0⑥:还原律 ⑦:摩根定律: ①:吸收率 A + AB=A（ 证：A(1＋B）＝A ）②:消因子公式 A + ĀB=A+B（ 证：A(B + 1) + (ĀB)= A + B ) ③并项公
设计一个组合逻辑电路, 其输入是3位二进制数B=B2B1B0, 输出为Y=2B.
weixin_42048463的博客
12-19 9393
3位二进制数B2B1B0的范围为000B~111B, 即为0D~7D, 则Y=2B的范围为0D~14D, 即为0000B~1110B, 所以需要4位二进制数来表示输出. 设四位输出Y=Y3Y2Y1Y0. 根据Y=2B的关系绘制真值表. B2 B1 B0 Y3 Y2 Y1 Y0 0 0 0 0 0 ...
Verilog HDL的简单应用之74ls151功能的实现
sunrise_at_dusk的博客
01-23 1万+
一年后，天南和地北，一厢情愿却难忘 简报 众所周知，74ls151是和74ls138一样应用广泛的电子元器件，其本体共有1+3+8+2=14根引脚。下面笔者将使用Verilog HDL在Vivado上面实现74ls151的功能。 引脚 74ls151共14根引脚，具体如下： 使能端：共1根，低电平有效，输入使能信号。 地址段：共3根，通过组成二进制编码来进行0~7的编号，以对应8个不同的数据输入端。 数据输入端：共8根，为地址段输入数据组成的二进制代码所对应，输入数字信号，在内部电路作用下在输出端输出。
数字逻辑-组合逻辑电路二——沐雨先生
Movrain的博客
03-12 4599
数字逻辑-组合逻辑电路二
【Python基础题5】批量转换二进制
01-11 973
编写一个程序，接受一系列逗号分隔的4位二进制数作为输入，然后检查它们是否可被5整除。 可被5整除的数字将以逗号分隔的顺序打印。 0100,0011,1010,1001 那么输出应该是： 1010 value = [] print('请输入逗号分隔的4位二进制数：') items=[x for x in input().split(',')] for p in items: intp = int(p, 2) print(intp) if not intp%5: v
三位二进制加法计数器(无效态：000,001)设计一个基于74138的组合电路设计一个140进制加法.pdf
07-14
位二进制数相加并考虑低位进位的电路，它包含两个半加器和一个或非门。半加器负责计算两个输入位的和以及是否有进位，而全加器则在半加器的基础上增加了对低位进位的处理。74LS138 是一种三线至八线译码器，通常用于...
数字逻辑二位二进制计数器课程设计.doc
04-11
在这个课程设计中，学生需要使用数字逻辑的理论和方法，设计一个二位二进制计数器。这个计数器需要在外部输入X=1时加1计数，外部输入X=0时保持不变。 在设计过程中，学生需要使用同步时序逻辑电路的设计方法，首先...
数字电路与逻辑设计-74LS160组成n进制计数器
11-05
《数字电路与逻辑设计》实验报告中探讨了如何利用74LS160集成电路构建不同进制的计数器，具体涉及74LS160的功能特性、实验步骤以及同步清零与异步清零的区别。 74LS160是一款十进制计数器，具有多种工作模式。其...
MSI 3-8译码器设计一个1位二进制全减器
06-29
利用3线-8线译码器设计一个1位二进制全减器（可附加与非门） T4138是一个3线-8线译码器，它是一种通用译码器，其逻辑符号如图2-5所示，表2-2是其功能表。其中，A2、A1、A0是地址输入端，Y0、Y1、…、Y7是译码输出端...
如何用4个两输入与非门实现异或门
05-22
Y=AB^+A^B=((AB^)^(A^B)^)^=（（（AB）^A）^（（AB）^B）^）
组合逻辑电路的设计（一）--四位奇/偶判断电路和四舍五入电路
mengshenglo的博客
03-17 2万+
1. 设计要求（第3题必做，其余2题任选1题） （1） 设计一个“四位奇/偶判断电路”。（当输入的4位二进制数中有偶数个1时，电路输出为“1”，灯亮表示。）A同BC同D+ A异BC异D （2） 设计一个“全减器电路”。（输入为两个1位二进制数及来自于低位的进位，输出本位差和向高位的借位。） D= A'B'C+A'BC'+AB'C'+ABC E= A'B+A'C+BC A’B异C+BC// A’B异C+AB同C （3） 设计一个“四舍五入电路”，当输入的8421BCD码所表示的十进制数大于等于5时，输出
组合逻辑电路二——数字逻辑实验
qq_58773908的博客
01-11 1万+
（1）掌握数据选择器和译码器的功能。 （2）用数据选择器实验逻辑函数。 （3）用译码器实现逻辑函数。
用逻辑门实现四位加法器
sunshine_boy_wen的博客
12-25 8999
有符号全加器、无符号全加器数字逻辑门电路设计与verilog语言描述；数字电路
数电实验（一）利用与非门设计四舍五入判别电路
热门推荐
qq_46079535的博客
11-28 2万+
（数电实验一）利用与非门设计四舍五入判别电路 要求： 1、输入为8421BCD码，接四个逻辑电平开关，同时接数码管。 2、输出和LED相连。 一、写出逻辑函数: F（A,B,C,D）=∑m(5,6,7,8,9,10,11,12,13,14,15) 二、作出函数的卡诺图并化简 三、得到化简后的逻辑函数 F=A+BD+BC 注意：该逻辑表达式是与或式，因为我们要用与非门，所以应将其转化为与非式 所以，F=（A’（BD)’（BC))' （注：A’是A非；（BD)'是BD非； （BC)'是BC非 ） 四、介绍所用
2024-2025-1学期选课第一轮停开课程.xlsx
最新发布
07-09
2024-2025-1学期选课第一轮停开课程.xlsx
人工智能and-linearlayer-test.m
07-09
人工智能and_linearlayer_test.m
画出电路图用八选一数据选择器74LS151和门电路设计一个电 要求输入为4位二进制数，当输入数据能被2或5整际时输出1，否则为0。
03-31
电路图如下： ![image.png](attachment:image.png) 其中，A0~A3为输入端，Q为输出端。 门电路部分的设计： 当输入数据能被2整除时，说明最后一位二进制数为0，可以通过与门实现。即当A0为0时，Y1输出为1，否则为0。同时，对于不能被2整除的情况，需要将输出置为0，可以通过与非门实现。即当A0为1时，Y2输出为0，否则为1。 当输入数据能被5整除时，说明最后一位二进制数为0或5，可以通过与门实现。即当A0、A1同时为0时，Y3输出为1，否则为0。同时，对于不能被5整除的情况，需要将输出置为0，可以通过与非门实现。即当A0、A1有一位为1时，Y4输出为0，否则为1。 数据选择器部分的设计： 将以上四个门电路的输出分别连接到74LS151的8个数据输入端，将A0~A3分别连接到74LS151的4个地址输入端，将74LS151的输出端Q连接到输出端Q即可。在74LS151中，选择输入端的控制信号为A0~A3，选择所要输出的数据信号为门电路部分的输出信号。根据选择输入信号的不同，输出信号为能被2或5整除的情况下的1或0。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

好梦成真Kevin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值