这是一篇关于学习Verilog的文章，介绍了芯动力——硬件加速设计方法的免费在线课程，并提供了课程链接和授课老师的介绍。文章鼓励读者通过观看视频、完成作业和参与星球讨论来深入学习Verilog，旨在帮助有数字电路基础的用户掌握Verilog基础应用知识。同时，文章强调了学习Verilog需要实践和坚持，建议读者每天投入30分钟，通过动手实践和使用标准工具提升技能。
【学啥】
共同学习一门免费在线课程。
芯动力——硬件加速设计方法西南交通大学中国大学MOOC(慕课)
https://www.icourse163.org/course/SWJTU-1207492806
文末下点击阅读原文可访问课程主页。
关于授课老师的介绍资料
https://mp.weixin.qq.com/s/GL2NQF_HGwWeGWcGYp7PCQ
【怎么学】
自己看视频，自己做作业。
那还要星球干啥呢？会结合课程进度，提出一些问题进行讨论，会组织分享一批补充资料，会结合实际工程项目讨论。
组团学习，共同进步。
【目标】
掌握Verilog基础应用知识。
【适合人群】
需要使用Verilog进行开发的用户。
有数字电路基础，有基本Linux使用基础。
年龄，大学二年级以上。
性别，不限。
【微信讨论群】
联系加群 【IC砖坑水群2029】，后台回复 群
【时间】
21天，从入门到放假
【几句闲话】
1. 学习Verilog没有捷径。
基本语法概念可以速成，主要还是多多实践。
2. 课程是学不完的，资料是看不完的。
开源代码，视频教程，付费培训，关键是学会了多少，能否解决实际问题。
3. Verilog是科学不是玄学。
自己动手试一试，标准工具跑一跑，先问工具后问人。
4. Verilog不难，坚持很难。
连续3周，每天30分钟，查资料，写代码。
学习不是上网追番，需要时间和精力投入。
5. 最重要的问题放在最后：
为啥要学Verilog？
扫一扫
391
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
