quartus中设置引脚约束的几种方式

前言：对于一个FPGA项目，往往要进行多次设计，也会对管脚有多次约束，下面介绍几种quartus中常见的管脚约束方式。

1.直接配置方式

点击quartus上方assignments选择pin planner,会出现下列界面，在此根据设计手册分配引脚,此方法对于引脚数量较多的设计，比较麻烦。

2.tcl或csv文件

当一次工程分配好引脚后，在引脚分配界面选择file–>export,保存类型选择csv或tcl。在下次加载时，在assignments中选择import assignments,选择csv文件，或在tools中选择tcl scripts加载tcl文件。同时可在csv文件或tcl文件中编辑自己需要修改的引脚约束，再加载。

3.qsf文件配置

verilog文件编译后，在工程文件夹里会包含qsf文件，包含了quartus工程中的所有约束。同样可通过assignments–>import assignments加载。