在使用Altium Designer进行封装设计时，将尺寸注释放在机械层会导致与器件间出现干涉报错。解决方法是为封装添加3D body来定义边界，避免其他图元参与间距检查。这样可以防止不必要的组件间距约束问题。
问题
在用AD的过程中，创建封装时，习惯性的延续Cadence的习惯，在一些机械层上做尺寸注释和说明，似乎很合理。
但问题出现在，在导入PCB后，注释的机械层回和其他器件出现器件干涉报错，折腾了好久，有人建议用Query语句或Demisions层等方式，但都没有效果。
解决
最终，在各种尝试+换语种搜索后，终于发现了之前忽略的一个国外朋友przemek的提问和论坛大哥robertferanec的解读：
基于他的回复，实践后终于解决了问题，记录一下这番折腾的结果；
理解就是，问题不是出现在错误或多余的3D body，而是缺少一个正常的3D body。
AD貌似对没有3D body的封装，以封装内的所有图元视为这个器件的空间部分，也能理解，没有说明边界，那所有东西都不能碰。
所以解决办法就是，手工建立一个3D body，为这个封装定义边界，则其余图元不再被视为器件的空间部分，即不会被拿去检查器间隙规则。
关键词
Altium Designer, AD, mechanical layer, component clearance constraint, note
扫一扫
4091
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
