虚拟制造方式优化DRAM工艺

最新推荐文章于 2024-06-20 23:54:08 发布

weixin_42238387

最新推荐文章于 2024-06-20 23:54:08 发布

阅读量1k

点赞数 1

分类专栏： DRAM

DRAM 专栏收录该内容

33 篇文章 59 订阅

订阅专栏

3D存储器和逻辑设备中使用的新集成和构图方案给制造和成品率带来了挑战。工业重点已从2D结构中可预测的单位过程的规模转移到复杂3D结构的更具挑战性的完全集成。由于这些新的3D结构的复杂性，传统的2D布局DRC，离线晶圆计量和离线电气测量已不足以实现性能和良率目标。由于基于晶片的测试的时间和成本，反复试验的硅工程也变得过分昂贵。

“虚拟制造”是该问题的潜在解决方案。通过在数字环境中对集成工艺流程进行建模，虚拟制造软件可以创建实际半导体器件的数字等效物。该软件支持过程可变性测试，集成方案开发，缺陷分析，电气分析，甚至过程窗口优化。最重要的是，它可以预测工艺变更的下游后果，否则将需要在Fab中进行构建和测试周期。

DRAM演示
我们可以使用虚拟制造软件平台SEMulator3D来演示虚拟制造如何有效解决复杂的半导体制造和产量挑战，对蚀刻工具变化（例如材料选择性或助焊剂分布）对器件电性能的影响进行建模。一项简单的DRAM器件研究将用于强调栅极蚀刻行为和蚀刻步骤特性对电气性能和成品率目标的影响。

该工作流程将遵循一个典型的4步骤虚拟制造顺序：

标称工艺步骤和设备几何形状信息已输入到软件中。这允许软件生成可以进一步校准的设备的3D预测模型。

图1：输入型号信息后，它将显示电容器触点，如图所示。此时，可以进行电分析，并且可以研究电容器的边缘效应。
建立相关指标以限定结构或电气性能。这些可能包括虚拟计量，3D DRC（设计规则检查）和电气参数（例如V th）。

图2：SEMulator3D以3D结构识别设备电极并模拟与TCAD软件类似的设备特性，但不需要费时的TCAD建模。
在软件中执行设计算法，这使用DoE（实验设计）来识别重要参数，并包括数据和灵敏度分析，以帮助优化过程开发和/或设计更改。

图3：工程师可以分析SEMulator3D中的任何度量标准以识别重要的参数，从而揭示如上所示（以红色圈出）的拐角情况。
最后，执行“过程窗口优化”以为每个过程参数提供一个优化值，从而使合格参数范围内所选参数的百分比最大化。

工艺模型优化以满足电气性能目标

在这里插入图片描述
图4：描述SEMulator3D中的分析工作流程，包括PWO功能。

在此示例中，我们通过优化制造过程以达到特定的电气性能，选择特定的电气值，并围绕该目标优化我们的工艺步骤。每个过程步骤参数都会变化，以搜索满足电气性能目标的过程条件。在我们的研究中，我们选择了V th （阈值电压）作为我们的目标，其值为0.482V。使用软件中的回归分析，我们可以确定三个工艺参数（氧化间隔物厚度，氧化间隔物深度和高K厚度），它们对阈值电压的影响非常重要（请参见图5）。此步骤之后是使用相同回归数据的过程模型校准（PMC），可在优化这三个重要过程参数以实现给定的V th 目标之前确保过程模型的准确性。
在这里插入图片描述
图5：以Vth为目标并具有优化参数的优化结果。

过程窗口优化（PWO）设置最佳过程参数范围

工艺窗口优化（PWO）可通过使用结构化的分步方法来执行虚拟实验，从而大大减少离线测试所需的预生产晶圆的数量。它可以预测正在考虑的现有过程的最大产量（成功率在上下限范围内，请参见图6）。更重要的是，它可以重新确定正常的工艺条件和变化控制要求，以实现最大的成功率（或产量）。

确定重要参数后，将执行新的虚拟实验设计（DOE）以查找满足性能和产量要求的参数值。实验必须为每个所选参数包括定义的搜索空间（或范围）。为了获得统计意义，模拟实验在用户定义的搜索空间中运行了很多次。然后，PWO算法为每个过程参数提供一个优化值，以使满足目标设备规格（“ inSpec％”）的所选设备参数的百分比最大化。

如图6（左）所示，假设三个参数（间隔氧化物厚度，间隔氧化物深度和高K厚度）的标准偏差分别为0.5nm，1.0nm和0.2nm，则PWO系统报告了在2000年的计量学增加。最大化过程后，更改所有过程参数的标称值后，规格百分比从34.668％增至49.997％。此外，如图6（右）所示，将最有影响力的参数（3.20：BWL高K沉积厚度）的标准偏差从0.2nm减小到0.13nm，从而将计量学合格率（良率）提高到89.316％将成功率目标定为88％。通过控制负责高K栅极氧化物沉积的设备的可变性，可以显着提高总产量。
在这里插入图片描述
图6：左：确定Spec％最大化的新平均值（沉积厚度和蚀刻深度）。右：确定的要求范围：BWL高K厚度的标准偏差，满足成功率> 88％。