TMS32028335通过Mcbsp口经过FPGA K7配置PLL芯片AD9518-1
TMS32028335配置PLL芯片AD9518-1
目前在调试一块高速AD采集的FPGA板子,需要时钟频率为300M作为系统时钟,硬件上设计采样PLL芯片AD9518-1产生此频率时钟。AD9518-1概况如下:
大概描述下锁相环的工作原理如下:
主要意思就是,外部时钟进入PLL后首先进行R分频,然后鉴相器进行反馈信号与分频后信号的相位检测,再进入滤波器滤波后进入压控振荡器VCO,此后一路经过D分频后直接输出到芯片管脚,同时另一路作为反馈信号进行AB分频,可能比较绕,通过下面对AD9518-1的配置就容
原创
2020-09-28 11:26:41 ·
1516 阅读 ·
2 评论