小梅哥Xilinx FPGA学习笔记8——从计数器到可控线性序列机

最新推荐文章于 2024-04-02 03:05:20 发布
最新推荐文章于 2024-04-02 03:05:20 发布
阅读量1.7k 收藏 26
点赞数 11
分类专栏： FPGA_小梅哥 文章标签： fpga开发 单片机 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42454243/article/details/122221505
版权

LED实验进化六部曲

〇、功能介绍

1.功能描述

1让LED灯按照亮0.25秒，灭0.75秒的状态循环亮灭
2.让LED灯按照亮0.25秒，灭0.5秒，亮0.75秒，灭1秒的状态循环亮灭
3.让LED灯按照指定的亮灭模式亮灭，亮灭模式未知，由用户随机指定。以0.25秒为一个变化周期，8个变化状态为一个循环。
4. 让LED灯按照指定的亮灭模式亮灭，亮灭模式未知，由用户随机指定。8个变化状态为 一个循环，每个变化状态的时间值可以根据不同的应用场景选择。
5. 让多个LED灯按照设置的模式各自在一个变化循环内独立亮灭变化
6.每隔10ms，让LED灯的一个8状态循环执行一次(每个状态的变化时间值小一点，方便测试，比如设置为10us)

一、功能描述1的代码编写

1.设计文件

`timescale 1ns / 1ns
// 让LED灯按照亮0.25秒，灭0.75秒的状态循环亮灭
module counter_led1(clk,reset_n,led

    );
    input clk;
    input reset_n;
    output reg led;
    reg [25:0]counter;//d50_000_000=b10_1111_1010_1111_0000_1000_0000
    parameter MCNT=26'd50_000_000;//以1s为一个周期，1s后计数清零；1s=1000_000_000ns,1000_000_000ns/20ns=50_000_000次
    //计数进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter <=0;
    else if(counter == MCNT -1)//此处的是常数，可以直接相减
        counter <=0;
    else
        counter <= counter + 1'b1;
        
    //led进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        led <=0;
    else if(counter == (MCNT/2+MCNT/4) -1)//此处的是常数，可以直接相减
        led <=1;    
    else if(counter == MCNT -1)//此处的是常数，可以直接相减
        led <=0;
           
endmodule

2.激励文件

`timescale 1ns / 1ns
module counter_led_tb(
    );
    reg clk;
    reg reset_n;
    wire led;
    counter_led1 counter_led1_inst(
        .clk(clk),
        .reset_n(reset_n),
        .led(led)
        );
    initial clk = 1'b1;
    always #10 clk=~clk; //延时半个周期10ns，翻转clk值，模拟实现时钟信号
    initial begin
        reset_n = 1'b0;
        #201;//延迟时间不应为周期的整数倍
        reset_n = 1'b1;
//        #2000000000;//等待两秒，看实际状态
//        $stop;
    end
endmodule

3.仿真图

仿真图，横坐标一个大刻度100ms，led灯亮250ms,熄灭750ms，以1s为一个周期循环

在这里插入图片描述

二、功能描述2的代码编写

1.设计文件

`timescale 1ns / 1ns
// 让LED灯按照亮0.25秒，灭0.5秒，亮0.75秒，灭1秒的状态循环亮灭
module counter_led2(clk,reset_n,led

    );
    input clk;
    input reset_n;
    output reg led;
    reg [26:0]counter;//d125_000_000=b111_0111_0011_0101_1001_0100_0000,二进制共需要27位表示
    parameter MCNT=27'd125_000_000;//以2.5s为一个周期，2.5s后计数清零；2.5s=2500_000_000ns,2500_000_000ns/20ns=125_000_000次
//    parameter MCNT=27'd125;//缩小仿真时间，观察仿真图的波形
    //计数进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter <=0;
    else if(counter == MCNT -1)//此处的是常数，可以直接相减
        counter <=0;
    else
        counter <= counter + 1'b1;
        
    //led进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        led <=1;
    else if(counter == MCNT/10 -1)//0.25s是一个周期2.5s的1/10；
        led <=0;    
    else if(counter == (MCNT/10+MCNT/5) -1)//0.5s是一个周期2.5s的1/5；
        led <=1;
//    else if(counter == (MCNT/10+MCNT/5)*2 -1)    
    else if(counter == (MCNT/10+MCNT/5+MCNT*3/10) -1)//0.75s是一个周期2.5s的3/10；
        led <=0;
     else if(counter == MCNT -1)
        led <=1;
             
endmodule

2.激励文件

`timescale 1ns / 1ns
module counter_led_tb(
    );
    reg clk;
    reg reset_n;
    wire led;
    counter_led2 counter_led2_inst(
        .clk(clk),
        .reset_n(reset_n),
        .led(led)
        );
    initial clk = 1'b1;
    always #10 clk=~clk; //延时半个周期10ns，翻转clk值，模拟实现时钟信号
    initial begin
        reset_n = 1'b0;
        #201;//延迟时间不应为周期的整数倍
        reset_n = 1'b1;
//        #2000000000;//等待两秒，看实际状态
//        $stop;
    end
endmodule

3.仿真图

仿真图，让LED灯按照亮0.25秒，灭0.5秒，亮0.75秒，灭1秒的状态循环亮灭，横坐标一个大刻度100ms，led灯亮250ms,熄灭750ms，以1s为一个周期循环
在这里插入图片描述

三、功能描述3的代码编写

1.设计文件

让LED灯按照指定的亮灭模式亮灭，亮灭模式未知，由用户随机指定。以0.25秒为一个变化周期，8个变化状态为一个循环。（即2s为一个循环周期，有一个指定亮灭的输入端口）

`timescale 1ns / 1ns

// 让LED灯按照指定的亮灭模式亮灭，亮灭模式未知，由用户随机指定。以0.25秒为一个变化周期，8个变化状态为一个循环。
//（即2s为一个循环周期，有一个指定亮灭的输入端口）

module counter_led3(clk,reset_n,ctrl,led

    );
    input clk;
    input reset_n;
    input [7:0] ctrl;
    output reg led;
    reg [26:0]counter;//d100_000_000=b101_1111_0101_1110_0000_0000_0000,二进制共需要27位表示
//    parameter MCNT=27'd100_000_000;//以2s为一个周期，2s后计数清零；2s=2000_000_000ns,2000_000_000ns/20ns=100_000_000次
    parameter MCNT=27'd100;//缩小仿真时间，观察仿真图的波形
    //计数进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter <=0;
    else if(counter == MCNT -1)//此处的是常数，可以直接相减
        counter <=0;
    else
        counter <= counter + 1'b1;
        
    //led进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        led <=0;
    else case(counter)
        MCNT*1/8 -1:led <= ctrl[0];
        MCNT*2/8 -1:led <= ctrl[1];
        MCNT*3/8 -1:led <= ctrl[2];
        MCNT*4/8 -1:led <= ctrl[3];
        MCNT*5/8 -1:led <= ctrl[4];
        MCNT*6/8 -1:led <= ctrl[5];
        MCNT*7/8 -1:led <= ctrl[6];
        MCNT*8/8 -1:led <= ctrl[7];
        default:led <= led;          
    endcase
//也可以else if改写    
//    else if(counter == MCNT/8 -1)//0.2s是一个周期2.0s的1/8；
//        led <=ctrl[0];    
//    else if(counter == MCNT*2/8 -1)
//        led <=ctrl[1];
//    else if(counter == MCNT*3/8 -1)
//        led <=ctrl[2];
//    else if(counter == MCNT*4/8 -1)
//        led <=ctrl[3];
//    else if(counter == MCNT*5/8 -1)
//        led <=ctrl[4];
//    else if(counter == MCNT*6/8 -1)
//        led <=ctrl[5];
//    else if(counter == MCNT*7/8 -1)
//        led <=ctrl[6];
//    else if(counter == MCNT -1)
//        led <=ctrl[7];  
 
        
endmodule

2.激励文件

`timescale 1ns / 1ns
// 功能3的testbench  
module counter_led3_tb(
    );                                                                     
    reg clk;                                                                         
    reg reset_n;                                                                     
    reg [7:0]ctrl;                                                                   
    wire led;       
                                                                     
    counter_led3 counter_led3_inst(                                                  
        .clk(clk),                                                                   
        .reset_n(reset_n),                                                           
        .ctrl(ctrl),                                                                 
        .led(led)                                                                    
        );                                                                           
    initial clk = 1'b1;                                                              
    always #10 clk=~clk; //延时半个周期10ns，翻转clk值，模拟实现时钟信号                                
    initial begin                                                                    
        reset_n = 1'b0;                                                              
        ctrl =8'b0;                                                                  
        #201;//延迟时间不应为周期的整数倍                                                         
        reset_n = 1'b1;                                                              
        #2000;                                                                       
        ctrl =8'b1000_0110;                                                          
        #20000;//等待两秒，看实际状态  
        ctrl =8'b1110_0110;
        #20000;                                                   
        $stop;                                                                       
    end                                                                              
endmodule

3.仿真图

仿真图为了缩短时间，减少了6个数量级的计数，一个周期为2us
在这里插入图片描述
下面我们继续分析仿真图的led是否与设置的仿真一值；
在这里插入图片描述
在这里插入图片描述

四、功能描述4的代码编写

1.设计文件

//让LED灯按照指定的亮灭模式亮灭，亮灭模式未知，由用户随机指定。
//且8个变化状态为 一个循环，每个变化状态的时间值可以根据不同的应用场景选择。
//想法：添加一个控制每个变化状态的时间端口Time.
//思想：凑零为整（描述1-3都是化整为零的思想）
module counter_led4(clk,reset_n,ctrl,Time,led
    );
    input clk;
    input reset_n;
    input [7:0] ctrl;//LED灯按照指定的亮灭模式亮灭，用8位ctrl代表led的亮灭模式
    input [26:0] Time;//控制每个变化状态的时间端口Time
    output reg led;
    //计数进程
    reg [26:0]counter;//基本时间计数器
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter <=0;
    else if(counter == Time -1)//此处的是常数，可以直接相减
        counter <=0;
    else
        counter <= counter + 1'b1;
     
    reg [2:0]counter2;//用8位ctrl代表led的亮灭模式，一个亮灭模式的计数,8个时间段
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter2 <=0;
    else if(counter == Time -1)//此处的是常数，可以直接相减，并且左边的位宽要比右边的位宽大
        counter2 <= counter2 + 1'b1;    
       
    //led进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        led <=0;
    else case(counter2)
       3'd000:led <= ctrl[0];
       3'd001:led <= ctrl[1];
       3'd010:led <= ctrl[2];
       3'd011:led <= ctrl[3];
       3'd100:led <= ctrl[4];
       3'd101:led <= ctrl[5];
       3'd110:led <= ctrl[6];
       3'd111:led <= ctrl[7];
       default:led <= led;          
    endcase
endmodule

2.激励文件

`timescale 1ns / 1ns
module counter_led4_tb(

    );
    reg clk;                                                                         
    reg reset_n;                                                                     
    reg [7:0]ctrl;
    reg [26:0]Time;                                                                   
    wire led;       
                                                                     
    counter_led4 counter_led4_inst(                                                  
        .clk(clk),                                                                   
        .reset_n(reset_n),                                                           
        .ctrl(ctrl),
        .Time(Time),                                                                 
        .led(led)                                                                    
        );                                                                           
    initial clk = 1'b1;                                                              
    always #10 clk=~clk; //延时半个周期10ns，翻转clk值，模拟实现时钟信号                                
    initial begin                                                                    
        reset_n = 1'b0;                                                              
        ctrl =8'b0; 
        Time =8'b0;                                                                 
        #201;                                                       
        reset_n = 1'b1;
        #2000;                                                                
        Time =2500;//2500ns*8*20=400000ns=0.4ms，一个完整的循环周期是0.4ms                                                                     
        ctrl =8'b1000_0110;                                                         
        #20000000;//等待20ms
        Time =25000;//25000ns*8*20=4000000ns=4ms，一个完整的循环周期是4ms
        ctrl =8'b1110_0110;
        #20000000;//等待20ms                                                    
        $finish;                                                                       
    end                 
endmodule

3.仿真图

功能：让LED灯按照指定的亮灭模式亮灭，亮灭模式未知，由用户随机指定，且8个变化状态为 一个循环，每个变化状态的时间值可以根据不同的应用场景选择。每个变化状态持续20ms。

    input [7:0] ctrl;//LED灯按照指定的亮灭模式亮灭，用8位ctrl代表led的亮灭模式
    input [26:0] Time;//控制每个变化状态的时间端口Time
    reg [26:0]counter;//基本时间计数器
    reg [2:0]counter2;//用8位ctrl代表led的亮灭模式，一个亮灭模式的计数,8个时间段

在这里插入图片描述
亮灭模式为1000_0110，led亮灭一次计数2500次，8位变化状态为一个循环亮灭模式，一个周期是20ns，所以一个完整的循环周期是0.4ms （2500ns820=400000ns=0.4ms）
counter计数到2499，counter2+1：
在这里插入图片描述
在这里插入图片描述

亮灭模式为1110_0110，led亮灭一次计数25000次，8位变化状态为一个循环亮灭模式，一个周期是20ns，所以一个完整的循环周期是4ms （25000ns820=4000000ns=4ms）
counter计数到24999，counter2+1：
在这里插入图片描述
在这里插入图片描述

五、功能描述5的代码编写

1.设计文件

//思想：在功能4的基础上，让2个led灯工作
module counter_led5(clk,reset_n,ctrlA,ctrlB,Time,led
    );
    input clk;
    input reset_n;
    input [7:0] ctrlA,ctrlB;//LED灯按照指定的亮灭模式亮灭，用8位ctrl代表led的亮灭模式
    input [26:0] Time;//控制每个变化状态的时间端口Time,此处两个led的时间一样
    output reg [1:0]led;
    //计数进程
    reg [26:0]counter;//基本时间计数器
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter <=0;
    else if(counter == Time -1)//此处的是常数，可以直接相减
        counter <=0;
    else
        counter <= counter + 1'b1;
     
    reg [2:0]counter2;//用8位ctrl代表led的亮灭模式，一个亮灭模式的计数,8个时间段
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter2 <=0;
    else if(counter == Time -1)//此处的是常数，可以直接相减，并且左边的位宽要比右边的位宽大
        counter2 <= counter2 + 1'b1;
           
        
    //led进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        led <=0;
    else case(counter2)
       3'd000: begin   led[0] <= ctrlA[0];  led[1] <= ctrlB[0];  end
       3'd001: begin   led[0] <= ctrlA[1];  led[1] <= ctrlB[1];  end
       3'd010: begin   led[0] <= ctrlA[2];  led[1] <= ctrlB[2];  end
       3'd011: begin   led[0] <= ctrlA[3];  led[1] <= ctrlB[3];  end
       3'd100: begin   led[0] <= ctrlA[4];  led[1] <= ctrlB[4];  end
       3'd101: begin   led[0] <= ctrlA[5];  led[1] <= ctrlB[5];  end
       3'd110: begin   led[0] <= ctrlA[6];  led[1] <= ctrlB[6];  end
       3'd111: begin   led[0] <= ctrlA[7];  led[1] <= ctrlB[7];  end
       default:led <= led;          
    endcase
endmodule

2.激励文件

`timescale 1ns / 1ns
module counter_led5_tb(
    );
    reg clk;                                                                         
    reg reset_n;                                                                     
    reg [7:0]ctrlA;
    reg [7:0] ctrlB;
    reg [26:0]Time;                                                                   
    wire [1:0]led;       
                                                                     
    counter_led5 counter_led5_inst(                                                  
        .clk(clk),                                                                   
        .reset_n(reset_n),                                                           
        .ctrlA(ctrlA),
        .ctrlB(ctrlB),
        .Time(Time),                                                                 
        .led(led)                                                                    
        );                                                                           
    initial clk = 1'b1;                                                              
    always #10 clk=~clk; //延时半个周期10ns，翻转clk值，模拟实现时钟信号                                
    initial begin                                                                    
        reset_n = 1'b0;                                                              
        ctrlA =8'b0;
        ctrlB =8'b0; 
        Time =8'b0;                                                                 
        #201;                                                       
        reset_n = 1'b1;
        #2000;                                                                
        Time =2500;//2500ns*8*20=400000ns=0.4ms，一个完整的循环是0.4ms                                                                     
        ctrlA =8'b1000_0110;
        ctrlB =8'b1010_0110;                                                         
        #20000000;//等待20ms
        Time =25000;//25000ns*8*20=4000000ns=4ms，一个完整的循环是4ms
        ctrlA =8'b1110_0110;
        ctrlB =8'b1000_0011;
        #20000000;//等待20ms                                                    
        $finish;                                                                       
    end        
endmodule

3.仿真图

在这里插入图片描述

六、功能描述6的代码编写

1.设计文件

// 每隔10ms，让LED灯的一个8状态循环执行一次
//(每个状态的变化时间值小一点，方便测试，比如设置为10us)
//EN=1 counter计数
//EN拉低的条件是8个翻转状态结束之时，我们用的是counter2
//参照功能4
module counter_led6(clk,reset_n,ctrl,Time,led
    );
    input clk;
    input reset_n;
    input [7:0] ctrl;//LED灯按照指定的亮灭模式亮灭，用8位ctrl代表led的亮灭模式
    input [31:0] Time;//控制每个变化状态的时间端口Time
    output reg led;
    //计数进程
    reg [31:0]counter;//基本时间计数器
    reg EN;
    reg [18:0] counter0;//10ms=10,000,000ns，10,000,000ns/20ns=500000次
    //d500000次=b111_1010_0001_0010_0000,二进制用19位表示
    
    //10ms周期定时器counter0
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter0 <=0;
    else if(counter0 == 500000 -1)
        counter0 <=0;
    else
        counter0 <= counter0 + 1'b1;
        
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        EN <=0;
    else if(counter0 == 0)
        EN <=1;
//    else if(counter2 == 7)//需要让counter2保持一段时间状态，所以用下面一条语句
    else if((counter2 == 7)&&(counter == Time -1))
        EN <=0;
    
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter <=0;
    else if(EN)begin
        if(counter == Time -1)
            counter <=0;
        else
            counter <= counter + 1'b1;
    end
    else
        counter <=0;
//counter2是ctrl代表led的亮灭模式       
//counter2也可以加入使能端EN（状态端）
/*    reg [2:0]counter2;//用8位ctrl代表led的亮灭模式，一个亮灭模式的计数,8个时间段
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter2 <=0;
    else if(EN)begin
    	if(counter == Time -1)//此处的是常数，可以直接相减，并且左边的位宽要比右边的位宽大
        counter2 <= counter2 + 1'b1;
    end
    else
    	counter2 <=0;
 */

    reg [2:0]counter2;//用8位ctrl代表led的亮灭模式，一个亮灭模式的计数,8个时间段
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        counter2 <=0;
    else if(counter == Time -1)//此处的是常数，可以直接相减，并且左边的位宽要比右边的位宽大
        counter2 <= counter2 + 1'b1;
           
        
    //led进程
    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        led <=0;
//    else if(EN == 0)//8个状态亮完之后，在10ms之中，led灯熄灭
//        led <=0;
//    else if(counter0 >= Time*8 -1)//8个状态亮完之后，在10ms之中，led灯熄灭
//        led <=0;    
    else case(counter2)
       3'd000:led <= ctrl[0];
       3'd001:led <= ctrl[1];
       3'd010:led <= ctrl[2];
       3'd011:led <= ctrl[3];
       3'd100:led <= ctrl[4];
       3'd101:led <= ctrl[5];
       3'd110:led <= ctrl[6];
       3'd111:led <= ctrl[7];
       default:led <= led;          
    endcase
endmodule

2.激励文件

`timescale 1ns / 1ns
module counter_led6_tb(
    );
    reg clk;                                                                         
    reg reset_n;                                                                     
    reg [7:0]ctrl;
    reg [31:0]Time;                                                                   
    wire led;       
                                                                     
    counter_led6 counter_led6_inst(                                                  
        .clk(clk),                                                                   
        .reset_n(reset_n),                                                           
        .ctrl(ctrl),
        .Time(Time),                                                                 
        .led(led)                                                                    
        );                                                                           
    initial clk = 1'b1;                                                              
    always #10 clk=~clk; //延时半个周期10ns，翻转clk值，模拟实现时钟信号                                
    initial begin                                                                    
        reset_n = 1'b0;                                                              
        ctrl =8'b0; 
        Time =8'b0;                                                                 
        #201;                                                       
        reset_n = 1'b1;
        #2000;                                                                
        Time =2500;//2500ns*8*20=400000ns=0.4ms，一个完整的循环是0.4ms                                                                     
        ctrl =8'b1100_0111;                                                         
        #20000000;//等待20ms,两个周期
        Time =25000;//25000ns*8*20=4000000ns=4ms，一个完整的循环是4ms
        ctrl =8'b1110_0110;
        #20000000;//等待20ms，两个周期                                                    
        $finish;                                                                       
    end                 
endmodule

3.仿真图

功能模块，Led灯在8个状态亮完之后，在10ms之中，led灯保持led[0]的状态
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

功能模块需要在led进程处修改，Led灯在8个状态亮完之后，在10ms之中，led灯熄灭

    always@(posedge clk or negedge reset_n)
    if(!reset_n)
        led <=0;
    else if(EN == 0)//8个状态亮完之后，在10ms之中，led灯熄灭
        led <=0;
//    else if(counter0 >= Time*8 -1)//8个状态亮完之后，在10ms之中，led灯熄灭，也可以用counter0控制
//        led <=0;    
    else case(counter2)
       3'd000:led <= ctrl[0];
       3'd001:led <= ctrl[1];
       3'd010:led <= ctrl[2];
       3'd011:led <= ctrl[3];
       3'd100:led <= ctrl[4];
       3'd101:led <= ctrl[5];
       3'd110:led <= ctrl[6];
       3'd111:led <= ctrl[7];
       default:led <= led;          
    endcase

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

七、总结

1.位宽是从0开始；数据的位数是从1开始，所以寄存器是[25:0]，而MCNT是26位

	reg [25:0]counter;//d50_000_000=b10_1111_1010_1111_0000_1000_0000
    parameter MCNT=26'd50_000_000;//以1s为一个周期，1s后计数清零；1s=1000_000_000ns,1000_000_000ns/20ns=50_000_000次

2.同一个工程中，有两个testbench文件，需要将需要仿真的文件置顶，单击右键，选择Set as Top;之后，置顶后，会变成黑色加粗字体
在这里插入图片描述
在这里插入图片描述
3.case语句，没有列举完的情况，需要加一个默认项列举完

    case(counter)
        MCNT*1/8 -1:led <= ctrl[0];//语句1
        MCNT*2/8 -1:led <= ctrl[1];
        MCNT*3/8 -1:led <= ctrl[2];
        MCNT*4/8 -1:led <= ctrl[3];
        MCNT*5/8 -1:led <= ctrl[4];
        MCNT*6/8 -1:led <= ctrl[5];
        MCNT*7/8 -1:led <= ctrl[6];
        MCNT*8/8 -1:led <= ctrl[7];
        default:led <= led;          
    endcase

4.在功能4描述的设计中，端口不能命名为关键字，设置成time是错误，但是可以设置成Time；在vivado中可以用ctrl进行列选，整体修改case语句；在quartus中可以用alt进行列选，整体修改case语句；

后记：白日何短短，百年苦易短。
如有错误，感谢指正。

weixin_42454243
关注
  • 11
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
小梅哥Xilinx FPGA学习笔记3——时序逻辑电路设计之计数器(LED闪烁)
m0_51430584的博客
11-13 406
时序逻辑电路是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。这跟组合逻辑电路相反，组合逻辑的输出只会跟目前的输入成一种函数关系。换句话说，时序逻辑拥有储存元件来存储信息，而组合逻辑则没有。此处设计一个计数器，使开发板上的 LED 状态每 500ms 翻转一次。1.学习板上晶振为 50MHz，也就是说时钟周期为 20ns，这样可以计算得出 500ms =
小梅哥Xilinx FPGA学习笔记10——串口通信发送
weixin_42454243的博客
04-13 8037
串口通信发送的verilog及调试前言一、pandas是什么？二、使用步骤1.引入库2.读入数据 前言 UART 是一种协议 串口全部都是使用的二进制，所以波特率就是比特率 典型的波特率有 300, 1200, 2400, 9600, 19200, 115200 等 1s=1*109ns；109ns / 115200 =8,680.555…… 并转串 baud set 波特率设置，支持7种，baud set 为3位 波特率为115200，对应时间8680ns最小时间单元：8680ns/2
Intel FPGA：线性序列机
最新发布
以梦为马，不负韶华
04-02 924
Intel FPGA：线性序列机
小梅哥Xlinx FPGA开发视频布置的作业--基于串口校时的数字时钟
weixin_45444099的博客
06-06 424
刚看完小梅哥的视频，完成了基于串口校时的数字时钟，作业要求如下：使用ACX720开发板编写一个可通过串口修改时间的简易数字钟1、使用数码管显示，能够显示时分秒。2、能够接收串口发送过来的设置时间的信息，并修改时间。3、能够将当前时间值通过串口以1秒一次的速率发送到电脑。本工程实现了作业的基本要求。
FPGA_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（3）
weixin_41226265的博客
11-20 989
首先介绍 IIC 驱动模块的设计，I2C 驱动模块的主要功能是按照 I2C 协议对 E2PROM 存储芯片执行数据读写操作。I2C 驱动模块框图和输入输出端口简介由图表可知，I2C 驱动模块包括 13 路输入输出信号，其中 7 路输入信号、5 路输出信号，还有一路 sda既可以做输出，也可以做输入。●clk、rst_n 是从顶层例化到 I2C 驱动模块的系统时钟和复位信号；● i2c_exec 是 I2C 触发执行信号，由 e2Prom 读写模块生成并传入，高电平有效；
小梅哥FPGA设计教程；02_【学习教材】FPGA系统设计与验证实战指南_V2.6.pdf
06-05
小梅哥FPGA设计教程
小梅哥FPGA自学笔记书本源码
03-06
小梅哥自学笔记的书本源码，写的很细，很好，很适合verilog初学者的学习
xilinx FPGA封装库大全——Xilinx.zip
11-16
xilinx FPGA封装库大全
FPGA学习文档.rar
12-01
02B_【学习教材】小梅哥FPGA逻辑设计进阶教程2020版V1.0.pdf 03_【学习教材】AC620 SOPC嵌入式系统设计教程V1.2.pdf 04_【工具书】ModelSim仿真使用常见问题及解决办法集锦V1.3.pdf 05_【工具书】NIOS II 开发技术...
01_counter_design_计数器_xilinnx_fpga_XILINXFPGA_
09-29
使用xilinx的FPGA实现基本计数器操作
小梅哥RTL8211PHY+FPGA.zip
08-07
千兆以太网的fpga驱动，包括原理图和使用手册，资料来源于芯航线，其网址www.corecourse.cn
小梅哥Xilinx FPGA学习笔记13——动态数码管显示
m0_51430584的博客
12-06 509
根据这两种现象我们可以想到，如果让数码管轮流显示，而且轮流显示速度很快，这样会不会看起来六个数码管都在显示呢？时间，光的作用结束后，视觉影像并不立即消失，这种残留的视觉称“后像”，视觉的这一现象则被称为“视觉暂留”。样我们就可以通过位选信号去控制数码管亮，而在同一时刻，位选选通的数码管上显示的。同了，数码管的这种显示方式即为静态显示。这样我们段选信号点亮的就只是我们选中数码管的值了，那是不是就可以给每个数码管显。在点亮的时间去点亮其他数码管，让其他数码管也达到这样的效果，这样就可以让我们人。
FPGA开发流程以及Vivado的使用（一）
crrrd的博客
01-16 1024
但我的仿真时间设定的是1600ns，但是仿真却只进行了1000ns，此时点击下图中红框圈出的RUN ALL按键，再进行一次仿真，可以看到右上角现实的时间变成了1600ns。如过使用的是XILINX的板子那么就需要用Vivado作为开发工具，如果使用的是Altera的板子那么就使用Quaturs。design sources对应的就是我们的设计文件，下面的simulation sources对应的就是仿真文件。师兄推荐使用zynq7000系列的开发板，因此主要针对Vivado的使用进行一个简单的介绍。
基于小梅哥Zynq开发板的简易自制示波器（免费开源）
qq_33041199的博客
05-18 3121
本程序基于Xilinx zynq 7000系列芯片，结合12位8通道ADC采样芯片ADC128S102，实现了8选1通道的简易示波器功能。代码已开源，下载链接在本文末尾。① 帮助：点击之后会出现二维码，扫码可进入本文链接② 触发模式：可选自动触发、普通触发、单次触发三种模式③ 触发电压：手动模式下不可更改，在其它模式下，可通过滑动波形窗口的橙色标线来选择当前的触发电压④ 自动调整：会根据当前输入的波形频率，自动调整到最佳的采样率，并将触发模式切换为自动模式⑤ 启动/停止：启动/停止波形采集。
小梅哥FPGA学习笔记——开发流程及仿真示例
qq_36309133的博客
07-21 1549
开发流程及仿真示例FPGA整体设计开发流程1、 设计定义2、 设计输入（Quartus II）3、 分析和综合（Quartus II）4、 功能仿真（modelsim-altera/modelsim）5、 布局布线（Quartus II）6、 时序仿真（modelsim-altera/modelsim）7、 时序约束8、 IO分配以及配置文件的生成9、 配置（烧写FPGA）10、在线调试（SignalTap II、信号探针、内存查看等）仿真示例Testbench文件编写及仿真执行前仿真执行后仿真 FPGA整
【FPGA】从计数器到可控线性序列机
浮光掠影
09-22 539
有待我加细一个点，但是先发上来
FPGA学习笔记（二）——从计数器到可控线性序列机、阻塞赋值与非阻塞赋值
weixin_45719141的博客
05-06 798
本学习笔记主要参考小梅哥B站教学视频，网址如下: https://www.bilibili.com/video/BV1va411c7Dz?p=1 使用的编译器为Vivado，HDL语言为verilog
（45）Xilinx Counter IP核配置（六）（第9天）
m0_46498597的博客
01-04 612
（1）FPGA介绍（第1天） 1 文章目录 1）文章目录 2）FPGA初级课程介绍 3）FPGA初级课程架构 4）FPGA介绍（第1天） 5）技术交流 6）参考资料 2 FPGA初级课程介绍 1）FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。 2）FPGA初级就业课程包括FPGA简介、Verilog HDL基本语法、Verilog HDL 入门实例、FPGA入门实例、Xilinx FPGA IP core设计、Xilinx FPGA原语与UART通信实例设
小梅哥Xilinx FPGA学习笔记
08-24
小梅哥在学习Xilinx FPGA期间进行了积极的探索，特别是对Cyclone V SOC的开发流程进行了学习。从裸机到基于Linux嵌入式系统，小梅哥实现了FPGA和ARM Cortex-A9 CPU之间的双向控制和数据传输。 在代码编写方面，小梅哥设计了一个名为mux2的模块，用于实现二选一多路器。模块包含了输入和输出端口，并通过assign语句实现了信号的赋值。 在激励文件中，小梅哥使用reg和wire定义了输入和输出信号，并通过mux2模块进行了实例化。然后，通过initial块生成了一系列的激励信号，对模块进行仿真。 总结来说，小梅哥在Xilinx FPGA学习笔记中记录了自己对Cyclone V SOC的学习、代码编写和激励文件的使用。这些学习内容对于理解FPGA开发流程以及实现特定功能非常有帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [FPGA自学笔记——设计与验证VIP版.pdf](https://download.csdn.net/download/qq_30307853/11656682)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [小梅哥Xilinx FPGA学习笔记1——二选一多路器](https://blog.csdn.net/weixin_42454243/article/details/122026484)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值