FPGA 设计算法篇 —— 格雷码编解码原理及实现

前言：在这篇文章中FPGA 设计时序篇 —— 跨时钟域问题及解决方法提到格雷码在跨时钟域的应用，本篇作为对该篇文章的补充，详细介绍格雷码的编解码原理及语法实现。

一、格雷码简介

格雷码，即 Gray code。由于自然二进制码在相邻数据之间可能存在多个bit的变化，比如8和7对应的4bit二进制码分别为：1000，0111，当寄存器的输出在这两个数据简跳转的时候，寄存器的每一位都会发生变化，从而造成不稳定态。

为了解决上面的问题，出现了格雷码编码规则。在格雷码中，所有相邻两数据的二进制表示中只有一位不同。下表为 4bit 自然二进制码，格雷码对应关系。

十进制	二进制	格雷码
0	0000	0000
1	0001	0001
2	0010	0011
3	0011	0010
4	0100	0110
5	0101	0111
6	0110	0101
7	0111	0100
8	1000	1100
9	1001	1101
10	1010	1111
11	1011	1110
12	1100	1010