高速DAC
文章平均质量分 81
天下无敌小霸王
声明:本人的所有文章均属于个人的学习记录,同时仅代表个人观点。
展开
-
ADC DAC时钟域杂散串扰
学习笔记之ADC DAC时钟域杂散串扰前些天定位板子的DAC杂散问题,发现时钟杂散会传递到整个时钟域,而且PLL芯片无法做到隔离,下面针对这个问题定位过程做下笔记。1. 板卡简介单板集成高速DAC(ADI的AD9176)及ADC(ADI的3200),PLL架构使用一片LMK04828+两片LMX2594(一片给ADC提供采样时钟,一片给DAC提供采样时钟),LMX2594的输入时钟由同一片LMK04828提供。2. 问题现象DAC输出1.2GH点频信号时,主频1.2GHz附近存原创 2021-05-01 00:19:34 · 3824 阅读 · 1 评论 -
定位高速DAC近端杂散问题流程
定位高速DAC近端杂散问题流程1. 如何确定杂散来源直接数据频率合成器(DDS)因能产生频率捷变且残留相位噪声性能卓越而著称。另外,多数用户都很清楚DDS输出频谱中存在的杂散噪声,比如相位截断杂散以及与相位-幅度转换过程相关的杂散等。此类杂散是实际DDS设计中的有限相位和幅度分辨率造成的结果。其他杂散源与集成DAC相关——DAC的采样输出产生基波和相关谐波的镜像频率。另外,因DAC非理想的开关属性可能导致低阶谐波的功率水平升高。最后一种杂散源是在系统时钟频率的基波与任何内部分谐波时钟(例如,ADI直接原创 2021-04-24 19:59:30 · 1459 阅读 · 0 评论