FPGA
文章平均质量分 77
天下无敌小霸王
声明:本人的所有文章均属于个人的学习记录,同时仅代表个人观点。
展开
-
Ultruscale系列FPGA如何操作配置Flash
概述在Ultruscale及Ultruscale+系列的FPGA中,SPI启动的数据线位于FPGA的bank0上,BPI启动的数据线DQ0—DQ3位于FPGA的bank0上,bank0作为FPGA的特殊分区。图1 SPI启动图2 BPI启动实现步骤在FPGA选择了SPI或BPI启动前提下,程序加载完成后再利用FLASH空余空间来存储其他数据或者远程更新镜像文件显然是很常规的操作,那么又该如何进行操作呢。根据xilinx官网相关技术资料,xilinx针对VCU108开发板进行了此技术的开原创 2021-07-27 23:47:05 · 357 阅读 · 0 评论 -
板卡连接JTAG导致固化程序启动失败
1. 现象及原因打开VIVADO 硬件管理器,扫描FPGA器件,之后断电重启,出现间歇性启动失败(FPGA已经固化程序)。拔掉仿真器后均能正常启动。查阅XILINX官网相关资料,当出现以下三种现象时,则就有可能出现间歇性启动失败(三种现象需全部满足)。a) 使用除JTAG以外的其他启动方式b) 连接了JTAG仿真器,并在VIVADO界面中打开了Hardware Manager,现在众多VIVADO版本均会自动扫描器件(前提是板卡断电之前已经扫描过链路,并且Hardware Manager未关闭)原创 2021-07-26 23:29:30 · 1915 阅读 · 0 评论 -
FPGA之PCIE硬件分配规则
FPGA之PCIE硬件分配规则Vivado IP目录提供的UltraScale Devices Gen3 PCIe集成模块具有一定的布局限制,也就是说不是所有的Quad都可以任意组合成8X或16X的PCIE。其规则有两条:规则1:PCIe接口的line 0仅限于GTH Quad上一个时钟区域、PCI Express硬块下的相同时钟区域或一个时钟区域(以下图为例,当使用PCIE X0Y4这个PCIE block且为8X宽度pcie,其line0可以为bank233,可以为bank232,也可以为bank2原创 2020-08-19 23:39:51 · 2994 阅读 · 0 评论 -
Z7 JTAG故障问题定位过程
Z7 JTAG故障问题定位过程1.问题概述单板Z7使用QUAD-SPI BOOT模式,JTAG连接故障,90s后连接正常,90s连接正常后XADC显示电压及温度信息错误,且Z7的INIT_B引脚输出error code。使用JTAG BOOT模式时,可正常连接JTAG且XADC正常。INIT_B引脚输出error code2.故障分析查看相应手册,得到eFUSE如果被意外编程,则会出现此现象。3.efuse被改写问题分析只介绍重点,详细信息查看xilinx手册AR#65240如果发生以下所原创 2020-05-21 23:48:21 · 1472 阅读 · 0 评论 -
自制XILINX FPGA JTAG下载器
自制XILINX FPGA JTAG下载器概述使用USB to JTAG协议转换芯片(FT2232H)实现,该芯片默认状态为两路RS232串口,通过更改配置实现USB to JTAG。芯片支持的协议如下所示:本次应用使用channel A作为JTAG口,channel B作为RS232串口使用。通过更改相应的配置来实现JTAG功能。EEPROM选型FT2232外挂的EEPROM使用推荐...原创 2020-05-01 22:23:40 · 11282 阅读 · 12 评论 -
学习笔记之Ultrascale利用STARTUPE3读写BPI
学习笔记之Ultrascale利用STARTUPE3读写BPI1.简介Ultrascale系列FPGA的DQ0~DQ3规划到了FPGA的专用BANK0上面,而在使用BPI加载模式时, FPGA配置完成之后,BPI配置接口通常保持未使用状,态BPI FLASH剩余空间依旧可以利用。但是,DQ0~DQ3规划到了FPGA的专用BANK0上,下图展示了如何利用剩余空间的流程。步骤1:使用NOR F...原创 2019-11-18 23:14:08 · 3912 阅读 · 1 评论 -
学习笔记之FPGA的XADC
学习笔记之FPGA的XADC1.XADC简介XADC包括一个双12位,每秒1兆采样(MSPS)ADC和片上传感器。 这些ADC为一系列应用提供了通用的高精度模拟接口。双ADC支持多种工作模式,ADC最多可以访问17个外部模拟输入通道。XADC包括多个片上传感器,支持测量片上电源电压和芯片温度。 ADC转换数据存储在称为状态寄存器的专用寄存器中。可以通过JTAG TAP访问ADC转换数据。...原创 2019-11-09 23:36:22 · 10687 阅读 · 2 评论 -
7系列FPGA上电配置流程
一、FPGA配置引脚说明1、CFGBVS如果VCCO0连接至2.5V或3.3V,CFGBVS连接至VCCO0。如果VCCO0连接至1.5V或1.8V,CFGBVS连接至GND。建议bank0、bank14、bank15的VCCO电压一致,避免出现I/O Transition at the End of Startup(建议按照下表进行配置)2、M[2:0]模式配置引脚,按照下表进行选...原创 2019-03-08 22:28:23 · 23475 阅读 · 6 评论 -
FPGA BPI加载时间计算
FPGA BPI加载时间计算1、并行NOR FLASH是存储和传输比特流的常用选项,因为x16的数据总线可提供比SPI FLASH更快的配置,此外,NOR FLASH还可提供更大的容量。BPI配置接口CCLK:该引脚是除JTAG之外的所有配置模式的初始配置时钟源。同步读取模式下CCLK必须与BPI FLASH相连接以便顺序输出数据;异步读取模式下CCLK悬空,不直接为BPI FLASH提供...原创 2018-12-18 23:08:55 · 9435 阅读 · 3 评论 -
FPGA SPI加载时间计算
FPGA加载时间计算(SPI)1、下图描述了1X或2X数据宽度的连接方式,2X模式下,master-out-slave-in (MOSI) 引脚为双向IO,同时作为数据引脚。2、下图描述了4X数据宽度的连接方式。3、FPGA采用SPI加载的注意事项上电加载过程中,FPGA和SPI Flash都要进行自检,自检完成后FPGA将读命令发送到SPI Flash以检索配置数据,此时SPI Fl...原创 2018-12-16 11:01:37 · 4553 阅读 · 2 评论