candence从简单的原理图到PCB的过程

打开candence软件之前的第一步，先将电脑的键盘设置为美式键盘
一.原理图库—原理图
一般来说，要不断积累，形成一个自己的库，在所构建的.dsn文件的sch下的page下将其添加进去
右键单击.\library1.olb,选择****new part,每个元器件就是一个part,
原理图库要注意的几个属性：reference 标号，value 是具体元器件的值，footprint一定要和PCB封装里的名称一致
原理图：可以分开保存,具有明显的模块化eg:page1,2,3,4…
要进行DRC检查，主要检查是否有线没有连上
二.封装库—PCB
每个工程师都会逐渐形成自己的封装库，有自己的命名规则，库里要包含pad,.dra,.psm文件
原理图与PCB的相关联是靠网表文件，（点击.dsn文件，tools->create netlist,生成默认的allegro文件夹）
1.在新构建的.brd文件里画好板框之后，file->import logic type,选好对应的目录，导入。
2.一定要把库导入，setup->user preference->paths->library->padpath,parampath,psmpath要设定好，用不到的库最好删了，防止命名重复。

3.选择图标上 的place,manually手动放置（有时候界面被隐藏，但在电脑上可以找到，quickplace全部放置，这里注意，一般安装孔带有网络gnd，便于散热，所以把安装孔在原理图上就先画出。手动放置全部放完之后，小界面内也就没有器件了。
4.这里要注意，元器件的布局很重要，一但确定好之后微调，不能大动，但是在布局布线的过程中会发现原理图与封装有所修改，这个时候防止PCB图元器件乱动，比如封装库里的焊盘更新选择tools->padstack->refresh,原理图更新重新生成网表，导入的时候一定要取消ignore FIXED property,否则原布局布线容易被打乱。

三，PCB布局布线问题
根据实际规格，与结构沟通之后，开始布局，规则在set up 里的constraintsl里设置，目前暂时只学会physical里线宽设置为最小6mil，将封装库中的via导入。
spacing里的shape to …铜皮与线的距离设置15mil左右。
未完待续。。。。。。。。。。。。。。。。。。。。
放置过孔：单纯布线过孔，双击选择，
批量式放置过孔： place->via arrays->matrix,在options里选择相关参数。