电源系统该如何选择电容大小及数量

工作以来我一直好奇电源系统的各种电容的值和数量是如何确定的？但我得到的答案多数是按照参考设计，当然这样说也是没错的。今天好奇看了下，比如一个dcdc在0-100khz之间对电源的Ripple范围是2.5%，在低于100khz的频率下电源芯片能够很好的对瞬态电流做出响应即可以控制电压Ripple范围在2.5%的要求范围。
在超出100khz频率的状态下电源芯片内部的电容将呈现出比较高的阻抗即没有办法对输出的电源纹波产生响应。那在超出的范围我们应该加多大的电容、加什么类型的电容呢？假设IO口的瞬态电流是500mA。那么可以计算出一个目标阻抗Xmax（供电电源乘以纹波uRipple/瞬态电流），假设需求电源在高于100的频率范围依然能够控制在2.5%的抑制范围那我们可以计算出bulk容量：高频情况下不得不考虑RLC的等效对电源的影响，但是都必须<=目标阻抗的值范围。以100khz为起点（容抗的公式中f越小阻抗越大，所以用100khz为起点算100到某个频率的频率范围的最大容抗）根据Xmax=Xc=1/23.14fC【这里就算出了该使用的电容容量C，因为知道了Xc的值、和频率f的范围起点可以得出电容C】，但是当过了谐振中心后容抗其实是由等效电感来计算的Xl=23.14fL（ESL一般手册会给出。Xl的值同样要小于目标阻抗，L的大小要看选择的电容手册里的值或者你的目标值。这样计算出这个C在什么样的频率范围内有作用比如电容起作用的范围起点是100khz，你通过感抗公式算出的是2Mhz。即这个电容C在100kH到2Mhz的范围能够有效抑制纹波）同样Xl依然要小于目标阻抗的最大频率fmax。这个电容C就会在100khz-fmax频率范围内对电源Ripple在2.5%有很好的抑制作用。从这里也可以看出来为什么要并那么多电容，为了不超出目标阻抗而且一般也没有单独一个那么大的电容，所以并联很多个降低ESR和ESL。考虑到封装的寄生电感和过孔的寄生电感，比如总的寄生电感为1nH为了满足电容在高频情况下感抗低于目标阻抗的要求条件，等效电感必须很小才行。列如按照感抗小于目标阻抗的限制，可以算出L的范围。比如L必须小于0.02，那你总电感除以这个这个L就得出电容并联的数量了。那如果一算wc居然要七八十个电容并联才满足要求，高密度PCB又没有空间怎么办那就需要你根据条件择了。需要注意的是每个电容的谐振频率最好相同，工作频率不同会有反谐振呈现高阻状态