![](https://img-blog.csdnimg.cn/20210225231633134.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
开发问题记录
文章平均质量分 71
记录工作中遇到的问题,好记性不如烂笔头,也希望帮助到其他人
徐晓康的博客
本硕毕业于南京航空航天大学电气工程专业,现从事控制硬件相关工作,健康工作,热爱生活。
展开
-
ZYNQ7000-GPIO EMIO中断实验 程序烧写后自动进一次中断的怪现象
ZYNQ7000-GPIO EMIO中断实验 程序烧写后自动进一次中断的怪现象试验硬件:正点原子领航者ZYNQ开发板(芯片xc7z020clg400-2)试验软件:Vivado 2020.2与Vitis 2020.2Vivado中的Block Design:打开UART0,打开MIO与EMIO,EMIO位宽为1,正确设置DDR型号,设置FCLK为50MHz,VIO输出与EMIO输入对接,此时无需指定EMIO引脚,VIO输出默认为0。Vitis中的代码:#include "xil_printf.原创 2021-03-31 22:04:05 · 752 阅读 · 0 评论 -
Vivado ILA无法触发,点Stop Trigger提示There are no armed ILAs
Vivado和Vitis都能正常烧写程序,烧写完成后,Vivado中也能正确识别出ILA并打开波形窗口,奇怪的是,ila无法触发,无法显示任何波形,点击Stop Trigger会提示There are no armed ILAs。现象如下图所示。Xilinx论坛中有人遇到同样的问题,ZYNQ: Chipscope ILA not working问题原因如下:ILA 频率应大于2倍的JTAG频率!!!好吧,JTAG频率太高了,ILA是不能正常工作的,我检查了一下JTAG的频率,发现是10MHz,.原创 2021-03-21 13:46:11 · 9186 阅读 · 10 评论 -
Vivado生成bitstream报错,DRC NSTD-1与DRC UCIO-1]
错误信息如下:[DRC NSTD-1] Unspecified I/O Standard: 102 out of 102 logical ports use I/O standard (IOSTANDARD) value ‘DEFAULT’, instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity aff.原创 2021-03-21 00:00:23 · 14883 阅读 · 3 评论 -
ZYNQ7000程序编译成功但烧写报错(使用Vitis2020.2)
ZYNQ7000程序编译成功但烧写报错一. DDR设置问题。烧写报错如下:Error while launching progra Memory write error at 0x100000 Memory write aborted. Fault status 0x8, Domain 0x0经排查:发现是在创建ZYNQ7 PS时,在DDR配置界面使能了DDR,但没有正确设置DDR型号。如下图所示。当时没设置型号是因为没有用到DDR,以为没用就可以随便哪个型号.但后来在烧写程序时报错。推测原原创 2021-03-01 23:38:12 · 11818 阅读 · 5 评论