![](https://img-blog.csdnimg.cn/20210309232141862.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
ZYNQ
文章平均质量分 89
Xilinx ZYNQ学习记录
徐晓康的博客
本硕毕业于南京航空航天大学电气工程专业,现从事控制硬件相关工作,健康工作,热爱生活。
展开
-
ZYNQ7000-GPIO详解
本文介绍了ZYNQ7000芯片中GPIO的基本概念,分组、功能、控制寄存器、中断设置以及如何在Vitis中配置GPIO。原创 2021-04-06 00:37:28 · 4735 阅读 · 1 评论 -
ZYNQ7000-MIO与EMIO详解
本文参考芯片手册详细介绍了ZYNQ7000芯片的信号、接口与引脚,结合芯片封装说明了引脚的类别与分布,并说明了MIO与EMIO的区别。原创 2021-04-03 00:12:21 · 10633 阅读 · 3 评论 -
ZYNQ7000-AXI GPIO详解
AXI GPIO是ZYNQ的一个IP核,它能够将PS侧的AXI4-Lite接口转成PL侧的IO口,可解决PS侧IO口不够用的问题。本文就AXI GPIO的概念、作用、配置与使用做了详细说明,展示了示例的Vivado工程和AXI GPIO输入、输出与中断配置的代码。原创 2021-03-29 00:47:00 · 10633 阅读 · 13 评论 -
ZYNQ-7000概述
Xilinx推出的ZYNQ-7000被称为全可编程片上系统(SOC),它由FPGA与ARM组合构成,硬件可编程,软件也可编程,在众多使用场合有一定优势。本文根据Xilinx官网的介绍并结合ZYNQ-7000的多份数据手册总结了此产品的一些基本信息,包括产品简介、资源概览、速度等级、温度等级、命名规则、架构概览等,为大家入门ZYNQ提供帮助。原创 2021-03-18 22:43:06 · 25400 阅读 · 8 评论 -
编写AXI4协议读写BRAM并仿真验证
前篇博文我们试验了AXI4-Lite协议读写BRAM,这里我们试验一下完整的AXI4协议。流程跟AXI4-Lite是一样的。省略的部分请参考:编写AXI4-Lite协议读写BRAM并仿真验证一. 建立工程略二. 创建块设计原理图同AXI4-Lite,不同点在于可以直接拖入三个IP直接连线,AXI BRAM Controller协议选择AXI4。搭建完成后,需要进行封装。三. 编写testbenchaxiBram_tb.sv,代码如下:/* * @Author: Xu XiaoKang原创 2020-08-04 17:27:13 · 3388 阅读 · 6 评论 -
编写AXI4-Lite协议读写BRAM并仿真验证
前面已经详细介绍了AXI4和AXI4-Lite协议,光说不练假把式,要用起来才能知道理解对不对,今天就用AXI4-Lite协议来读写BRAM,看一下协议的读写过程与时序关系。一. 建立工程使用Vivado 2018.3,Create Project -> 一路next -> 选择芯片型号xc7z020clg484-2 -> next -> finish,等待工程创建完成。二. 创建块设计Flow/Flow Navigator -> Create Block Desi原创 2020-08-03 11:55:38 · 4062 阅读 · 0 评论 -
AXI4-Lite协议详解
本文介绍了AXI4-Lite协议的接口信号,包括信号的源、位宽、默认值与功能描述。原创 2020-08-01 10:43:06 · 10289 阅读 · 0 评论 -
AXI3和AXI4协议详细说明
本文详细介绍了AXI3和AXI4协议的读写过程,对比了它们之间的区别,列出了和协议相关的所有信号并加以说明。原创 2020-07-28 11:56:12 · 16160 阅读 · 2 评论 -
AXI4总线协议的发展历史
AXI4总线协议的发展历史随着集成电路芯片的规模越来越大,IC的设计开始越来越复杂。基于IP核复用的设计方法因为能有效的降低复杂度,提高设计成功率,目前已成为主流的IC设计方法。而如何解决一个芯片内不同IP核间的通信问题是总体设计成功与否的关键。这种在一个芯片内部解决不同模块间通讯问题的总线称为片上总线。各大IC公司都推出了各自的片上总线标准,在业内影响较大的主要有三种:IBM公司推出的Core ConnectARM公司推出的AMBA(Advanced Microcontroller Bus Ar原创 2020-07-17 17:41:43 · 1500 阅读 · 2 评论