SDRAM随机读写控制器

最新推荐文章于 2024-05-01 21:45:41 发布

数字积木

最新推荐文章于 2024-05-01 21:45:41 发布

阅读量814

点赞数 1

本文链接：https://blog.csdn.net/weixin_42905573/article/details/106625673

版权

1，SDRAM控制模块介绍

SDRAM，同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）。SDRAM利用内部的电容来储存数据，具有较高容量，成本低的优点。在FPGA设计中，与FPGA的片上储存空间（十到百KB量级，较高级的FPGA拥有上MB的片上储存空间）相比，SDRAM拥有较大的储存空间（10MB量级到100MB量级均有）。故SDRAM可用来储存大容量的数据，在图像处理时有着大量的应用。

常见的SDRAM控制器代码都是基于连续突发读写模式的，在需要传输连续地址的大批量数据时十分方便。但是需要进行随机的地址读写时，突发读写的控制器便不方便使用。例如将SDRAM作为CPU的内存模块使用时，常常需要访问和修改随机地址的数据，故需要设计SDRAM随机读写控制器。

本文介绍SDRAM的基本知识后，详细介绍SDRAM随机读写控制器的设计和使用。本SDRAM随机读写控制器是基于altera的nios ii 处理器的sdram控制器设计而成。用户端基于Avalon-MM接口进行控制。

2，控制器的端口描述

常见的SDRAM的引脚如下图所示：

各个引脚的功能如下：

CLK：	SDRAM工作的时钟，并且所有的输入信号都是在CLK的上升沿进行检测的，也就是说我们给SDRAM给的任何命令，一定要在CLK的上升沿保持稳定，以免SDRAM获取我们给出的命令时出现错误。
CKE：	时钟使能信号，是用来控制SDRAM内部时钟是否工作的一个信号（在SDRAM内部也是有时钟的哦）
CS：	片选信号，这里需要注意的是，如果要对SDRAM进行操作，必须要将片选信号拉低
BA0，BA1：	Bank地址线，用来给bank的地址，可以控制SDRAM的4个bank
A0～A11：	地址线，当我们选择SDRAM某个Bank的Row地址的时候，需要到12根地址线（A0～A11）；当选择Col地址的时候，只用A0～A8这9根线；A10这个信号可以用来控制Auto-precharge。
RAS、CAS、WE：	这三根线就是用来给SDRAM发命令的，包括初始化、读、写、自动充电等命令。
UDQM、LDQM：	数据输入/输出掩码。
DQ0～DQ15：	SDRAM的数据线，为双向的，向SDRAM写数据或者从SDRAM中读出来的数据都是在DQ上进行传输的

3，SDRAM操作流程

SDRAM的操作步骤可分为如下几项：

上电延时等待。
芯片初始化，配置操作模式。
行地址有效。
列读写。
数据输出（读）。
数据输入（写）。
SDRAM的自动刷新操作。

首先，芯片上电后延时等待大约200us的时间，然后进行芯片的初始化，进行操作模式配置。初始化成功后便可以进行数据的读写操作。在进行数据读写时，先进行行选中，然后进行列选中，同时根据控制端口的信号，进行数据的读或写操作。读和写操作可以配置成突发模式，一次可以连续传输多个数据。每个操作都需要延迟一定的时钟周期。

另外，还需要对芯片进行定期的刷新操作，以保证SDRAM内部的数据不被丢失，两次刷新之间的最大时间间隔为15us。同时提醒大家，SDRAM每进行一次刷新，是对每一行进行操作的，并不是单独针对每一个电容进行充电，所以每进行一次刷新，该行中的电容进行充电我们可以理解为是同步发生的。

在进行不同的操作步骤时，都有对应的控制指令，用以区分这些操作步骤，下面介绍控制指令。正常操作下，保持CKE=1，CSn=0。