SPI的CPOL和CPHA配置一次搞定

时钟极性和时钟相位在SPI（Serial Peripheral Interface）通信中非常重要，它们直接影响数据的采样和传输。下面是对这两个概念的详细解释：

1. 时钟极性 (CPOL)

时钟极性定义了时钟信号（SCLK）在空闲状态下的电平。这意味着，当没有数据传输时，SCLK的电平状态是高还是低。

• CPOL=0：当SPI总线空闲时，SCLK处于低电平。这意味着在空闲状态时，SCLK的电压是0V。
• CPOL=1：当SPI总线空闲时，SCLK处于高电平。这意味着在空闲状态时，SCLK的电压是Vcc（通常是3.3V或5V）。

2. 时钟相位 (CPHA)

时钟相位定义了数据采样和发送的时机，即在SCLK的哪个边缘进行数据采样。

• CPHA=0<