JEDEC DDR5 标准解读与技术思考（1）——引脚关键信号解析

以下是 JEDEC DDR5 标准 中关键符号、类型和功能的详细列表：

符号	类型	功能
CK_t, CK_c	输入	时钟：CK_t 和 CK_c 是差分时钟输入信号。所有地址和控制信号在 CK_t 的上升沿和 CK_c 的下降沿交叉时被采样。
CS_n	输入	芯片选择：CS_n 为高电平时，所有命令被屏蔽。用于外部 Rank 选择，并可用于进入和退出低功耗模式。
DM_n / DBI_n / TDQS_t	输入/输出	数据掩码和数据总线反转：DM_n 是用于写操作数据掩蔽信号；DBI_n 用于确定是否存储/输出反转数据；TDQS_t 用于 x8 配置的内存，作为数据终端。
CA[13:0]	输入	命令/地址输入：提供命令和地址信号，控制数据传输和地址选择。
RESET_n	输入	复位信号：当 RESET_n 为低电平时，内存进入复位状态；正常工作时 RESET_n 为高电平。
DQ	输入/输出	数据输入/输出：双向数据总线，支持读写数据。
DQS_t, DQS_c, DQSL_t, DQSU_t	输入/输出	数据时钟：数据时钟用于读操作时的输出，写操作时的数据输入同步；DQS_t 是数据时钟，DQS_c 是其反向时钟，DQSL_t 和 DQSU_t 是与数据时钟配对的信号。
TDQS_t, TDQS_o	输出	终止数据时钟：仅适用于 x8 配置的 DRAM，当启用时，TDQS 会启用与 DQS 相同的终端电阻功能。
ALERT_n	输入/输出