【JESD79-5之】14 DDR5模块Rank和Channel的时序（DDR5 Module Rank and Channel Timings ）

最新推荐文章于 2024-05-21 15:05:37 发布
最新推荐文章于 2024-05-21 15:05:37 发布
阅读量619 收藏
点赞数
分类专栏： JESD79-5 文章标签： arm开发 fpga开发 硬件工程 前端
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_61126667/article/details/132502537
版权

【JESD79-5之】14 DDR5模块Rank和Channel的时序

在这里插入图片描述

14.1 DDR5 DIMMs模块rank和channel的限制

在这里插入图片描述

为了实现JEDEC标准DDR5 DIMMs的高效模块电源设计，单个模块上发生的Refresh和Write命令操作有最小时序和DRAMs数量的限制。此外，由于这些模块被组织为两个独立的36位或40位通道(无ECC的DIMMs为32位)，因此应用了额外的限制，以限制模块上的局部电源传输噪声。
为了提供最好的性能，不同的通道可以在同一周期中发起命令，前提是在这个周期内满足rank到rank的时序，给定激活命令中的最大DRAMs数量不超，并且满足本规范中其他地方所示的适用组件时序。DDR5 DIMMs的时序和操作关系如表528所示。

在这里插入图片描述

逍遥自在行
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
DDR中bank，die，rank，channel的概念
beetleinv的博客
08-06 1万+
bank：不是银行。 die：芯片晶元单元。 rank：组成一个channel所用的die的数量。 channel：通道。 图 bank die rank channel 1 - 2 2 1 2 - 4 2？4？ 1 3 - 2 1 2 4 - 4 2 2 图1 ...
DDR2 SDRAM 内存JEDEC标准频率时序
09-04
DDR2 SDRAM 内存JEDEC标准频率时序，高端内存超低CL延迟的参数设置
JESD79-5 DDR5 标准设计参考.zip
05-08
This document defines the DDR5 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 8Gb through 32Gb for x4, x8, and x16 DDR5 SDRAM devices. This standard was created based on the DDR4 standards (JESD79-4) and some aspects of the DDR, DDR2, DDR3 & LPDDR4 standards (JESD79, JESD79-2, JESD79-3 & JESD209-4).
DDR从channel/rank/chip/bank/row/col/cell,DDR/GDDR/HBM
cy413026的博客
03-08 3061
目录 1.ddr的层级结构 1.1ddr颗粒之外的层级 1.2 DDR颗粒内部的层级 2.ddr地址的时分复用 3. 总结 1.ddr的层级结构 一个soc或者PC上的ddr都是有很多颗ddr single chip组成的。这么多颗ddr又组成了不同的层级。这些层级从大到小分为： channel->rank->chip->bank->row->col->cell 其中channel->rank->chip是ddr颗粒(就是单颗ddr.
DDR5—新手入门学习（一）【1-5】
最新发布
江湖小浪花的博客
05-21 1292
如果存储单元电容中存储的是正电荷（代表逻辑1），那么这些电荷将开始流向Bitline，但由于Bitline的寄生电容远大于存储单元电容，Bitline的电压只会从预充电阶段设定的参考电压Vref上升到一个略高的水平，通常表示为Vref+。当Bitline电压略高于/Bitline时，NMOS Tn2的栅极-源极电压差足够使其形成微小的导电沟道，允许电荷从SAN（Sense-Amplifier N-Fet Control，逻辑0电压，即0V）流向/Bitline，从而进一步降低/Bitline的电压。
JEDEC：已开始制定DDR5内存新标准、明年正式发布
weixin_34219944的博客
07-04 434
在计算机硬件领域，显卡走在其它配件的前头已有很多年，比如显存（VRAM）的迭代就比系统主存（RAM）要积极得多 —— 至少从字面上看是这样的。当前显存已经发展到了 GDDR5X 和 HBM 2，而 DDR4 系统主存仍在普及的过程中。不过据外媒报道，全新的 DDR5 动态随机存储器（DRAM）正在路上。周四的时候，内存标准指定机构 JEDEC 表示，新规...
DDR的Controller、Channel、Chip、Rank、Bank、Row、Column、Sided、Dimm
张飞online博客
11-05 1万+
DDR的Controller、Channel、Chip、Bank、Rank、Row、Column、Sided、Dimm
EMCP/DDR中专业词汇（rank、bank、die、channel）的解析！
其实你就差那么一点点！
01-09 2万+
调试了这么久的emcp，对这些概念多少有点了解，但是始终有点模糊，求高手解答！ 首先把我的理解写下来： RANK：应该emcp的大的结构，有一个rank的，有两个rank的 BANK：bank包含在rank中，我调过的有一个rank包含4个、8个bank。 DIE：好像是rank或者bank的另一种说法。 CHANNEL：有一个channel或者两个channel，没搞懂什么意思。
最新的DDR5标准简介以及规范协议验证介绍
weixin_42238387的博客
09-22 5359
内存(DRAM)作为当代数字系统最主要的核心部件之一，从各种终端设备到核心层数据处理和存储设备，从各种消费类电子设备到社会各行业专用设备，是各种级别的CPU进行数据处理运算和缓存的不可或缺的周转“仓库”，一个强大的核心处理单元也必须配备一个高速运转的宽通路的数据访问和存储单元。近20多年来，DRAM也快速地从20世纪末期的SDRAM发展到21世纪DDRRAM。在21世纪的前10年，DDR标准主要是个人信息处理终端的代表设备----PC和个人工作站类驱动，快速从DDR1演进到DDR3。而近10年来，进入移动互
DDR扫盲——single rank与dual-rank
02-13
详解内存数据总线与single rank dual-rank之间的关系
DDR5 SDRAM技术手册 -JESD79-5-DDR5-Spec
10-18
DDR5 SDRAM的主要特性是芯片容量，而不仅仅是更高的性能和更低的功耗。DDR5预计将带来4266至6400 MT / s的I / O速度，电源电压降至1.1 V，允许的波动范围为3%（即±0.033V）。每个模块使用两个独立的32/40位通道（不...
DDR5 JEDEC 官方标准 JESD79-5 DDR5 Spec _wrapper.pdf
07-24
DDR5的JEDEC规范， 供参考。This document defines the DDR5 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 8Gb through 32Gb for x4, x8, and x16 DDR5 SDRAM devices. This standard was created based on the DDR4 standards (JESD79-4) and some aspects of the DDR, DDR2, DDR3 & LPDDR4 standards (JESD79, JESD79-2, JESD79-3 & JESD209-4). Item 1848.99G.
DDR5最新协议手册JESD79-5 2020 DDR5SDRAM.7z
09-16
这份JESD79-5文档中会详细介绍DDR5的物理层设计、电气特性、信号完整性、时序参数、内存控制器与内存模块之间的交互、测试方法等内容。对于硬件开发者、系统设计师和内存技术研究者来说，它是深入理解DDR5技术不可或...
JESD79-5_4_3 DDR5 DDR4 DDR3精解.pdf
11-21
DDR5、DDR4和DDR3是DRAM（动态随机存取内存）的不同世代，它们在内存速度、功耗、容量和架构方面都有显著的区别。DDR5是最新一代的标准，旨在满足高性能计算、数据中心以及5G、AI等新兴技术的需求。 DDR5的主要设计...
DDR & LPDDR Rank 和Channel区别
RyanQiu的博客
04-23 1373
This article explains which form of DRAM memory is best for your SoC application, comparing DDR variants, types of DIMM, mobile and low-power versions, graphics memory and 3D stacks.Memory performance is a critical part of achieving system performance in m
DDR知识三：为什么DDR5的RANK位宽减半后有效带宽反而增加了一倍？
不定期发布一些CPU、DDR、NAND、PCIE等相关知识的学习和感悟。
01-14 1646
虽然DDR5的RANK位宽由64 bits减少为32 bits，但由于BL、BG的数量都被加倍，配合新的BANK刷新特性，以及时钟频率的巨大提升，DDR5的有效带宽反而增加了一倍。。
DDR5内存条容量计算
百里杨的博客
10-19 9124
DDR5内存条容量计算一、理解DDR5通道的变化二、理解芯片package三、DDR5 symmetric module容量计算 之前对DDR的一些基础知识进行了总结。最近需要了解DDR5的知识，在之前文章基础上又有一些认识，所以重新开一篇，继续记录。如果对基础概念不清楚，可以查看《一步一步教你理解DDR基本原理》。 DDR5的SPD规范中（https://pan.baidu.com/s/1JTVLnR2PpFsr_qApNZZoGw 提取码: k5p7），有关于DDR5内存条容量的计算方法，如下：
Memory中的Channel/Rank/Bank解析
热门推荐
miaomao1989
05-26 5万+
Memory中的Channel/Bank/Rank解析最近在看网卡底层驱动的一些资料，被内存bank，rank，channel这些关于memory的名词搞得绕来绕去，网上查了一些资料，说得也不全面。在这里让我们一步一步来拆解memory的神秘面纱，从架构到读写逐步解开这块秘密。发挥性memory分两种，SRAM与DRAMRAM(Random Access Memory)随机存取内存，之所以叫做“随机
一步一步带你理解DDR基本原理
百里杨的博客
10-16 5万+
一步一步教你理解DDR基本原理一、DDR概述二、DIMM概述三、内存颗粒内部基本结构1、Bank、Column、Row2、内存颗粒容量计算四、RANK1、RANK是什么2、多RANK的意义五、CHANNEL六、内存控制器到内存颗粒层次总结七、SPD数据1、SPD是什么2、SPD数据格式3、SPD数据篡改 一、DDR概述 DDR的全称为Double Data Rate SDRAM（双倍速率的SDRAM），就是我们平时说的内存颗粒，也就是内存芯片。 DDR在原有的SDRAM的基础上改进而来，SDRAM在一个C
xilinx fpga平台ddr3设计保姆式教程(3)mig ip核使用教程及ddr读写时序
09-20
Xilinx FPGA平台DDR3设计保姆式教程（3）是关于使用MIG IP核及DDR读写时序的教程。 首先，MIG（Memory Interface Generator）是Xilinx提供的IP核，用于简化DDR3控制器接口的设计。在使用MIG IP核前，需要根据DDR3芯片的规格参数，使用MIG生成一个适用于特定器件的IP核文件。生成IP核文件后，可以将其添加到设计中。 使用MIG IP核时，需要正确设置IP核的参数，以满足设计需求。这些参数包括时钟频率、数据宽度、时序参数等。为了正确设置这些参数，可以参考DDR3芯片的数据手册和Xilinx提供的MIG IP核使用手册。 在DDR3读写时序中，有多个重要的信号需要注意。首先是时钟信号，它用于同步数据的传输。时钟信号的频率应根据DDR3规格进行设置，通常为DDR3规格中指定的频率(比如900MHz)的一半。然后是地址信号，它用于指定要读写的存储单元的位置。地址信号的宽度应根据DDR3规格进行设置，通常为规定的位数(比如13位)。接下来是控制信号，包括读使能信号和写使能信号，用于控制读写操作的进行。最后是数据信号，用于实际的数据传输。数据信号的宽度应根据DDR3规格和设计需求进行设置。 在设计中，需要根据DDR3芯片的时序要求，来设置合适的读写延迟和时序参数。这些参数可以通过MIG IP核的配置界面进行设置。此外，还需要根据DDR3芯片要求，使用适当的芯片选择信号和刷新操作，以确保DDR3的正常工作。 综上所述，使用Xilinx FPGA平台进行DDR3设计时，可以使用MIG IP核来简化接口设计，并根据DDR3规格和时序要求来设置相关参数。合理设置这些参数，可以保证DDR3的正常读写操作。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值