Verilog学习笔记2--运算符

一、算数操作符 

加法（+）；减法（-）：乘法(*)：除法（/）；取模（%）。
（1）算术操作结果的位宽
算术表达式结果的长度由最长的操作数决定。在赋值语句下，算术操作结果的长度由操作左端目标长度决定。
例
reg[3:0]A,B,C;
reg[5:0]D;
A=B+C;        //4位
D=B+C:        //6位

（2）有符号和无符号数的使用
例

二、关系操作符

三、相等关系操作符

等于‘==’、不等于‘！=’、全等于‘===’、非全等‘！==’
全等于能把异常状态停止传递下去

四、逻辑运算符

与‘&&’、或‘||’、非‘！’

 五、按位操作符

按位取反‘~’、按位与‘&’、按位或‘|’、按位异或‘^’、按位同或‘^~’

六、归约运算符

与‘&’、或‘|’、异或‘^’、及相应的非操作‘！&’、‘！|’、‘同或’

七、移位操作符

左移：<<
右移：>>
运算过程：将左侧的操作数向左（右）移动右边操作数，后用0补空位

八、条件运算符

<条件表达式>?<表达式1>:<表达式2>
条件表达式为真，执行表达式1；条件表达式为假，执行表达式2。

九、连接和复制运算符

连接运算符{}
复制运算符{{}}
例

 十一、模块（module）的基本概念