Verilog学习笔记4--结构化建模

最新推荐文章于 2024-02-13 19:10:09 发布
最新推荐文章于 2024-02-13 19:10:09 发布
阅读量756 收藏 1
点赞数
分类专栏： Verilog学习 文章标签： 其他
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43291010/article/details/124275358
版权
本文详细介绍了Verilog HDL的结构化建模，包括模块级、门级和开关级建模，以及模块调用的不同方式，如常规调用、多次调用和阵列调用。同时，探讨了模块端口对应方法，如位置对应和名称对应，并提到了不同端口位宽的匹配问题。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一、结构化建模

根据所调用子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类：
(1)模块级建模：通过调用由用户设计生成的低级子模块来对硬件电路结构进行说明，这种情况下模块由低级模块的实例组成。
(2门级建模：通过调用Verilog HDL内部的基本门级元件来对硬件电路的结构进行说明，这种情况下模块将由基本门级元件的实例组成。
(3)开关级建模：通过调用Verilog HDL内部的基本开关元件来对硬件电路的结构进行说明，这种情况下模块将由基本开关级元件的实例组成。

1.模块调用方式：
在Verilog HDL中，模块可以被任何其它模块调用，这种调用实际上是将模块所描述的电路复制并连接的。其中模块调用的基本语法格式是
模块名＜参数值列表＞实例名（端口名列表）；
例

同一模块被多次调用时，语法格式为：

也可以采用阵列调用的方式对模块进行调用，语法格式如下：
<被调用模块名><实例阵列名>[阵列左边界：阵列右边界](

最低0.47元/天 解锁文章
verilog结构化建模
weixin_41287916的博客
09-06 1073
Ux来表示实例名，当程序很大的时候，作为目标索引 、
Verilog 的 ​结构级（Structural Level）​ 建模详解
最新发布
浩瀚之水的专栏
03-21 940
Verilog 的 ​结构级（Structural Level）​ 建模是最接近实际硬件电路的抽象层次，通过实例化已有模块​（如逻辑门、寄存器或其他自定义模块）并连接它们的端口来构建系统。
Verilog结构化建模
weixin_44757234的博客
07-23 1428
将来自于不同设计组件的电路合在一起，组成一个更高级的电路。 根据所调用子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类： 模块级建模：调用用户设计生成的低级子模块对硬件电路结构进行说明。模块由低级模块的实例组成 门级建模：调用Verilog内部的基本门级元件对硬件电路结构进行说明。模块由基本门级元件的实例组成 开关级建模：调用Verilog内部的基本开关元件对硬件电路的结构进行说明。模块由基本开关级元件的实例组成（Verilog区别于VHDL的重要特点） 模块级建模 模块调用方式 modu.
Verilog02:结构化建模
liuchj的博客
03-23 642
通过Verilog的结构化的建模，实现复杂系统的设计。
Verilog学习笔记·Day6 结构化建模
m0_53665440的博客
08-18 2313
结构化建模是Verilog HDL极其重要的建模方式。它就是将硬件电路描述成一个分级子模块系统，通过逐层调用模块构成复杂的数字电路逻辑电路和系统的一种描述方式。根据调用子模块的不同抽象级别将模块结构描述方式分成以下三类：（1）模块级建模：模块是由（用户自己设计的）低级模块的实例组成的；（2）门级建模：模块将由基本门级元件的实例组成；（3）开关级建模：模块将由基本开关级元件的实例组成。区别于VHDL的一个主要特点。...
【Verilog】结构化建模
m0_60511809的博客
01-08 629
根据所调用子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类： (1) **模块级建模**：通过调用由用户设计生成的低级子模块来对硬件电路结构进行说明，这种情况下的模块由低级模块的实例组成。 (2) 门级建模：通过调用Verilog HDL内部的基本门级元件来对硬件电路的结构进行说明，这种情况下的模块由基本门级元件的实例组成。 (3) 开关级建模：通过调用Verilog HDL内部的基本开关元件来对硬件电路的结构进行说明，这种情况下的模块由基本开关级元件的实例组成。
Verilog HDL学习笔记---行为级建模
07-18
在Verilog HDL中，设计者可以使用结构化过程来构建行为级模型。其中，always和initial是两种常用的过程语句。 initial块在整个仿真期间只执行一次，因此适用于初始化、信号监视和生成仿真波形等场景。initial块的...
Verilog学习笔记3--数据流建模和行为级建模
weixin_43291010的博客
04-19 1722
一、数据流建模 二、过程流建模
Verilog-HDL学习笔记
04-26
- **结构化方式**：利用门和模块实例语句来进行描述，可以实现更底层的电路建模。 #### 二、Verilog HDL 的主要数据类型与用户定义原语 - **主要数据类型**： - **线网数据类型（wire）**：用于表示信号线上的值...
20210324 Verilog学习笔记：结构型建模理解，以及与行为级建模的仿真比较
acmgotoac的博客
03-24 1332
课本概念 结构描述方式（结构级建模）就是将硬件描述成一个分级子模块系统（分级子模块互连网络）的一种描述方式。任何硬件电路在结构上都是由一级级不同层次的若干功能单元组成的，所以结构描述方式很适合用来对电路结构特点进行说明，也是“结构描述方式”的由来。 以全加器电路为例：（数电中我们知道全加器是由两个半加器合并而来的） 实验一：行为级建模 组合电路的建模，先列真值表，后卡诺图化简，写出输出方程。（数电详细内容不再赘述） module fulldaaer_behavior(ci, a, b, c, s);
Verilog HDL (6)结构化建模
weixin_45838228的博客
05-16 3518
前言：先说这节课听得不是很懂，没学数电，直接学verilog其实很难。但就像弹幕说的自己打开的视频，跪着也要看完。结构化建模优点之一是连线型变量与模块的连接关系很清楚。 3.3结构化建模 结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述关系，组成硬件电路的各个子模块之间的相互层次关系以及相互联系关系都需要得到说明。 根据子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类： （1）模块级建模：通过调用用户设计生成
基于Verilog结构化建模的16位的全减器
07-27
代码是基于Verilog结构化建模的16位的全减器； 设计参考本人上传资源中16位全加器设计，16位全减器由4个4位的全减器构成；4位全减器由4个1位的全减器构成；1位全减器由2个半减器和1个异或门构成。
Verilog HDL 结构建模--模块定义结构
12-09
在3.3.1中，我们已简单介绍了结构化的描述方式，本章节再总结一下。 5.1 模块定义结构我们已经了解到，一个设计实际上是由一个个module 组成的。一个模块module 的结构如下：module module_name (port_list) ; Declarations_and_Statements endmodule 在结构建模中，描述语句主要是实例化语句，包括对Verilog HDL 内置门如与门（and）异或门（xor）等的例化，如3.3.1节中全加器的xor 门的调用；及对其他器件的调用，这里的器件包括FPGA厂家提供的一些宏单元以及设计者已经有的设计。在实际应用中，实例化语
Verilog常用建模方式
07-29
学习Verilog常用建模方式，可以提高自己在硬件设计上的水平。
结构化建模
bian527610的博客
01-17 441
超过4级 if else要用case语句case（控制表达语句）值1:语句块1值2:语句块2值n:语句块ndefault：语句块n+1endcasecase是全等比较，不仅比较值，还会比较x与z；casexcasez使用case语句需要注意的是：1）值1到值n之间必须各不相同，一旦判断到与某值相同并执行相应语句块后，case语句的执行便结束。2）如果某几个连续排列的值项执行的是同一条语句，则这几个值项间可以用逗号相隔，而将语句放在这几个值项的最后一个中。
6.verilog-结构化建模
sdl0358的博客
06-27 157
verilog
Verilog 三种建模方式
qq_53922164的博客
02-13 1678
基本门类别：and（与门），nand（与非门），or（或门），nor（或非门），xor（异或门），xnor（同伙们）。在verilog中这些们都具有一个标量输出端和多个标量输入端。在门级（低级）抽象层次上，电路是用表示们的术语来描述的，如用与门（and），与非门（nand）等来描述。两种基本门：缓冲器（buf）；具有一个标量输入和多个标量输出。端口列表中最后一个终端连接至输入端口，其他连接至输出端口。：门的端口列表第一个端口必定是输出端口，其后为输入。
Verilog学习之路（5）— Verilog HDL的结构化建模
qq_38113006的博客
12-18 2978
Verilog HDL的结构描述方式 一、前言 结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些模块构成功能复杂的数字逻辑电路和系统的一种描述方式。根据所调用子模块的不同抽象级别，可以将模块的结构描述方式分成如下三类： 模块级建模：通过调用由用户设计生成的低级子模块来对硬件电路结构进行说明，这种情况下由低级模块的实例组成。 门级建模：通过调用Verilog HDL内部的基本门级元件来对硬件电路的结构进行说明，这种情况下模块将由基本门级元件的实例组成。 开关级建模：通过调用Verilog
verilog结构化设计
09-01
Verilog结构化设计是一种通过使用结构化描述语句来描述数字电路的逻辑关系的方法。它是一种抽象级别较低的描述方式，最接近实际硬件结构。在Verilog结构化设计中，可以通过调用用户设计生成的低级子模块、Verilog HDL内部的基本门级元件或基本开关级元件来对硬件电路的结构进行说明。这种描述方式常用于层次化模块间的调用和IP核的例化等场景。通过Verilog结构化设计，可以实现各种功能，如算术运算和逻辑运算等。这种设计方法可以帮助人们更好地理解计算机组成原理中算术运算器的底层运算逻辑，并提升FPGA结构化设计能力。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [计算机组成运算器（ALU）-Verilog结构化设计](https://download.csdn.net/download/qq_66061215/86756431)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] - *2* [Verilog的三种描述方式（结构化描述、数据流描述、行为级描述）](https://blog.csdn.net/CLL_caicai/article/details/105687750)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] - *3* [Verilog学习笔记4--结构化建模](https://blog.csdn.net/weixin_43291010/article/details/124275358)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 33.333333333333336%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值