数字后端partition的分配依据

层次化设计的IC
划分的原因：
1.不同的功能模块；
2.设计大小和复杂度；
3.方便管理；
4.设计再使用（设计中需要重复使用的IP）；

可用例化（instantiation）定义设计的模块：
合并相邻模块间类似功能的电路；
模块的输出边界是寄存器的输出端；
避免胶合逻辑；

一般来说，把模块划分定为约400-800k门。
要把核心逻辑（core ligic）、I/O pads、时钟产生电路、异步电路、JTAG（联合测试工作组）。

顶层设计至少划分为3层结构：顶层（TOP-LEVEL）、中间层、核心功能。
原因为：不可测试性，不通电路的设计约束和综合不同。