SDC简要介绍

时钟三要素：waveform,uncertainty,clock group;

周期为20，高频为waveform后的数字，
create_generated_clock;
virtual clock:如果不指定port或者pin，就显示为虚拟时钟

set_clock_uncertainty;
clock group:确定各个时钟之间的关系。
set_input\output_delay：边界的时钟约束，所有的边界处，统一的时钟准备好，之后再开始port内的操作。

系统接口sdc：
set_drive：设置输入端口或者双向端口的电阻值；
set_driving_cell：使用设计库里面的某一个单元来驱动输入端口，从而得到输入端口的延迟。
set_input_transition：设定输入端口的transition time。
set_load:设置输出电路的负载。

innovus检查sdc:
使用log，check_timing，
check_timing -report