雷达发射波形的实现

需求：某雷达项目要求实现频带范围401MHz-406MHz的线性调频波发射。

思路：由于在AD及DA中采样率为1.2GHz，而FPGA芯片无法提供那么高频率的时钟，实际上，原始工程文件中设计的时钟为200MHz，由于原始工程文件中有许多控制及信号处理功能的实现，所以需要在不改变原始工程文件系统时钟为200MHz的前提下，将发射信号分成六路。利用System Generator中DDS模块生成线性调频连续波，频段范围1MHz~6MHz（根据带通采样原理401MHz-406MHz的载频在200MHz采样率下的频谱范围即为1MHz-6MHz），再将这六路信号在vivado中合并为一路传给DA，进行波形发射。

在matlab中进行信号的仿真，其中时钟频率fclk=200e6，线性调频波脉宽T=1/fclk*N_lfm*N_pulsere=0.0090112(s)。

其中N_lfm=2048，表示一个线性调频波周期内的脉冲个数；N_pulsere=880，表示脉冲重复周期所占时钟数。这两个参数是为了后续进行线性调波的中断而使用的，暂时可以不用管它。

载频频率范围401MHz-406MHz，在AD及DA中时钟周期dt=1/(1.2e9)，下截止频率fL=401e6，带宽B=5e6，线性调频波系数u=B/T，则时间间隔t=0:dt:T-dt。故载频总分量相位phaseh = fL*t+(u/2)*t.^2。

为了防止相位函数值大于1，则phaseh=phaseh-floor(phaseh)。

拆分六路，相位分别为：

phase1 = phaseh(1:6:length(phaseh)-5); % 一路相位
phase2 = phaseh(2:6:length(phaseh)-4); % 二路相位
phase3 = phaseh(3:6:length(phaseh)-3); % 三路相位
phase4 = phaseh(4:6:length(phaseh)-2); % 四路相位
phase5 = phaseh(5:6:length(phaseh)-1); % 五路相位
phase6 = phaseh(6:6:length(phaseh)-0); % 六路相位

在System Generator工程中, 构造信号频率范围1MHz-6MHz，dtx=1/(200e6)，下截止频率fLx=1e6，带宽Bx=5e6，线性调频波系数ux=Bx/T=u，时间间隔tx=0:dtx:T-dtx。具体地，构造信号六路相位分别为：

phasex1 = fLx*tx+(u/2)*tx.^2+u*dt*tx*0+phase1(1);   % 构造函数一路相位
phasex2 = fLx*tx+(u/2)*tx.^2+u*dt*tx*1+phase2(1);   % 构造函数二路相位
phasex3 = fLx*tx+(u/2)*tx.^2+u*dt*tx*2+phase3(1);   % 构造函数三路相位
phasex4 = fLx*tx+(u/2)*tx.^2+u*dt*tx*3+phase4(1);   % 构造函数四路相位
phasex5 = fLx*tx+(u/2)*tx.^2+u*dt*tx*4+phase5(1);   % 构造函数五路相位
phasex6 = fLx*tx+(u/2)*tx.^2+u*dt*tx*5+phase6(1);   % 构造函数六路相位

将载频信号六路相位以矩阵的形式储存：

phasez=[phase1;phase2;phase3;phase4;phase5;phase6]

将构造信号函数六路相位以矩阵的形式存储，并保证所有相位的值小于1，有：

phasexz =[phasex1;phasex2;phasex3;phasex4;phasex5;phasex6];
for i = 1:6
    phasexz(i,:)=phasexz(i,:)-floor(phasexz(i,:));
end

载频信号函数signalz = cos(2*pi*phasez)，构造信号函数signalxz = cos(2*pi*phasexz)。观察载频信号与构造信号之间的差值，signaldiff = signalz-signalxz。得到如下的差值曲线：

 可见构造信号与原始载波信号在脉宽范围内的差值在10的负9次方这个范围，差距极小，满足要求。

其中matlab仿真代码如下：

clear
clc
close all
%% 屏幕分辨率
screenr=1920;